MAAMSS0005當(dāng)CP=0時(shí),與非門(mén)G2和G3被封鎖,其輸出Q2=o3=1,即s=R=1,使輸出鎖存器處于保持狀態(tài),觸發(fā)器的輸出o和0不改變狀態(tài)。同時(shí),Q2和03的反饋信號(hào)分別將Gl和G4兩個(gè)門(mén)打開(kāi),使04=D,01=04=D,D信號(hào)進(jìn)入觸發(fā)器,為觸發(fā)器狀態(tài)刷新做好準(zhǔn)各。

當(dāng)CP由0變1后瞬間,G2和G3打開(kāi),它們的輸出Q2和Q3的狀態(tài)由G1和G4的輸出狀態(tài)決定,即s=Q2=0l=D,R=03=Q4=D,二者狀態(tài)永遠(yuǎn)是互補(bǔ)的,也就是說(shuō)s和R中必定有一個(gè)是0。由基本sR鎖存器的邏輯功能可知,這時(shí)Qn+1=D,觸發(fā)器狀態(tài)按此前D的邏輯值刷新。

在CP=1期間,由Gl、G2和G3、G4分別構(gòu)成的兩個(gè)基本sR鎖存器可以保證O2、03的狀態(tài)不變,使觸發(fā)器狀態(tài)不受輸入信號(hào)D變化的影響。在o=1時(shí),Q2=0,則將G1和G3封鎖。O2至G1的反饋線使G=1,起維持o2=0的作用,從而維持了觸發(fā)器的1狀態(tài),稱(chēng)為置1維持線;而Q2至G3的反饋線使Q3=1,雖然D信號(hào)在此期間的變化可能使O4相應(yīng)改變,但不會(huì)改變O3的狀態(tài),從而阻塞了D端輸入的置0信號(hào),稱(chēng)為置0阻塞線。在Q=0時(shí),03=0,則將G4封鎖,使Q4=1,既阻塞了D=1信號(hào)進(jìn)人觸發(fā)器的路徑,又與CP=1,Q2=1共同作用,將Q3維持為0,而將觸發(fā)器維持在0狀態(tài),故將o3至G4的反饋線稱(chēng)為置1阻塞、置0維持線。正因?yàn)檫@種觸發(fā)器工作中的維持、阻塞特性,所以稱(chēng)之為維持阻塞觸發(fā)器。

雖然維持阻塞D觸發(fā)器的電路結(jié)構(gòu)與圖5.3.2所示電路完兩個(gè)電路所實(shí)現(xiàn)的邏輯功能是完全相同的,都是在CP脈沖上升沿到兄來(lái)后瞬間轉(zhuǎn)換輸出狀態(tài),將輸人信號(hào)D傳遞到o端并保持下去。因此,它們使用同一邏輯符號(hào),特性方程也是一致的,即式(5.3.1)。

典型集成電路,TTL集成電路系列中,7ZIs74和CP74W4內(nèi)部都有兩個(gè)相互獨(dú)立的維持阻塞D觸發(fā)器,它們的邏輯符號(hào)和功能與CMOs系列的7Z1HC/HCT4完全相同,其中74HCt74目前已基本取代了74LS74.74F系列集成邏輯電路是高速TTL電路①,圖5.3.6所示是74F74中一個(gè)觸發(fā)全不同,但這器的邏輯圖,與圖5.3.3類(lèi)似,集成電路產(chǎn)品比圖5.3.5的原理電路增加了直接置1端sD和直接置0端RD,SD和RD分別接至三個(gè)SR觸發(fā)器相應(yīng)輸人端,在有效信號(hào)作用下對(duì)觸發(fā)器實(shí)現(xiàn)可靠地直接預(yù)置和清零。

即Fast Advanced schottkey TL系列。