M50560-003GP利用傳輸延遲的觸發(fā)器

工作原理,利用傳輸延遲的JK觸發(fā)器的邏輯電路

圖5.3.7所示為一種利用傳輸延遲實(shí)現(xiàn)的JK觸發(fā)器電路結(jié)構(gòu)。該電路由Gn、 G12、 G13和G21、 G22、 G23構(gòu)成兩個與或非門 ,這兩個與或非門構(gòu)成sR鎖存器作為觸發(fā)器的輸出電路 ,而G3和G4兩個與非門則構(gòu)成觸發(fā)器的輸入電路接收輸人信號J Κ 。另外 ,在集成電路的工藝上保證G3和G4門的傳輸延遲時間大于sR鎖存器的翻轉(zhuǎn)時間。

圖 5,3.7中的觸發(fā)器工作原理如下 :

CP=0時 ,一方面G12、G22被CP信號封鎖 ,另一方面 ,G3、 G4也被CP封鎖 ,不 論J、Κ為何狀態(tài),s、R均為1,于是 ,把G” 、G23打開 ,使Gn和G21形成交叉耦合的保持狀態(tài),輸出 0、 刁狀態(tài)不變 ,觸發(fā)器處于穩(wěn)定狀態(tài)。

CP由0變1后瞬間,G12、G22兩門傳輸延遲時間較短,搶先打開,Gn和G21繼續(xù)處于鎖定狀態(tài),輸出仍保持不變。經(jīng)過一段延遲,s、R才反映使出輸人信號J、Κ的作用。設(shè)CP由0到1跳變前觸發(fā)器的狀態(tài)為O,根據(jù)圖5.3.7,在此后的CP=1期間

Q=CP* Qn+s·Qn=QN

Ｑ=CP・On+R。qn=0n              (5・3・3)

說明觸發(fā)器狀態(tài)仍與CP跳變前相同。同時

s=CP・J・On=0n               (5・3・4)

R=CP・Κ・On=K0               (5.3.5)

無論J、Κ為何值,若on=1,則從式(5.3.4)可得S=1;反之,On=0,則從式(5.3.5)可得R=1;即s、R不可能同時為0。電路已接收輸入信號J、Κ,為觸發(fā)器狀態(tài)刷新做好了準(zhǔn)備。