HA2-5110/883如前所述,對(duì)于圖6.2,1所示的米利型電路,若輸入信號(hào)A存在較大噪聲,則可能錯(cuò)誤地觸發(fā)進(jìn)位操作,如圖6.2.3中②所示。如果刪除圖6.2.1中且和與門G2輸人之間的連線,將電路轉(zhuǎn)化為穆?tīng)栃?則能使輸出信號(hào)y僅取決于電路的狀態(tài),其變化始終與時(shí)鐘同步,而輸入信號(hào)A影響電路狀態(tài)的時(shí)間僅限于CP脈沖上升沿前后的瞬間,從而提高了電路的抗干擾性能。

同步時(shí)序電路的分析過(guò)程可分為哪幾個(gè)步驟?

在分析同步時(shí)序電路時(shí),輸出方程組、激勵(lì)方程組和狀態(tài)方程組是怎樣導(dǎo)出的?

怎樣通過(guò)輸出方程組和狀態(tài)方程組得到狀態(tài)表?進(jìn)而如何導(dǎo)出狀態(tài)圖和時(shí)序圖?

米利型和穆?tīng)栃蜁r(shí)序電路在輸出特性上有何不同?

電路設(shè)計(jì)同，電路進(jìn)行描述及使用可編程邏輯器件設(shè)計(jì)時(shí)序電路的基礎(chǔ)。了解這些設(shè)計(jì)方法,亦有助于理解成品時(shí)序集成電路的電路結(jié)構(gòu)和工作原理。

設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟

設(shè)計(jì)同步時(shí)序邏輯電路的一般過(guò)程如圖6.3.1所示。

下面對(duì)設(shè)計(jì)過(guò)程中的主要步驟加以說(shuō)明。

由給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表通常,所要設(shè)計(jì)的時(shí)序電路的邏輯功能是通過(guò)文字、圖形或波形圖來(lái)描述的,首先必須把它們變換成規(guī)范的狀態(tài)圖或狀態(tài)表。這種直接從圖文描述得到的初始狀態(tài)圖或狀態(tài)表稱為原始狀態(tài)圖或原始狀態(tài)表。這個(gè)過(guò)程是對(duì)實(shí)際問(wèn)題進(jìn)行分析的過(guò)程,具體做法是:

明確電路的輸入條件和相應(yīng)的輸出要求,分別確定輸入變量和輸出變量的數(shù)目和符號(hào)。同步時(shí)序電路的時(shí)鐘脈沖CP(或CP)一般是不作為輸人變量考慮的。

找出所有可能的狀態(tài)和狀態(tài)轉(zhuǎn)換之間的關(guān)系。不同的狀態(tài)可先以字符來(lái)區(qū)別�？梢约俣ㄒ粋�(gè)初始狀態(tài),以該狀態(tài)作為現(xiàn)態(tài),根據(jù)輸人條件確定輸出及次態(tài)。以此類推,直到把每一個(gè)狀態(tài)的輸出和向下一個(gè)可能轉(zhuǎn)換的狀態(tài)全部找出后,則建立起原始狀態(tài)圖。

根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。

由于以后所有的設(shè)計(jì)步驟都將在原始狀態(tài)圖或原始狀態(tài)表的基礎(chǔ)上進(jìn)行,只有在它們?nèi)�、正確反映給定設(shè)計(jì)要求的條件下,才有可能獲得成功的設(shè)計(jì)果。

狀態(tài)化簡(jiǎn)，原始狀態(tài)圖或原始狀態(tài)表很可能隱含多余的狀態(tài),去除多余狀態(tài)的過(guò)程稱為狀態(tài)化簡(jiǎn),其目的是減少電路中觸發(fā)器及門電路的數(shù)量,但不能改變?cè)紶顟B(tài)圖或原始狀態(tài)表所表達(dá)的邏輯功能。狀態(tài)化簡(jiǎn)建立在等價(jià)狀態(tài)的基礎(chǔ)上:如果兩個(gè)狀態(tài)為現(xiàn)態(tài)相同輸入所生的輸出及立的態(tài)均全相同,則這兩個(gè)狀態(tài)稱為等價(jià)狀,凡是兩個(gè)等價(jià)狀態(tài)都可以合并成一個(gè)狀態(tài)而不改變輸人一輸出關(guān)系。在6.2.3節(jié)將通過(guò)實(shí)例進(jìn)行具體說(shuō)明。