HN58X2416TI24C16時(shí)鐘脈沖CP 是計(jì)數(shù)脈沖輸人端,也是芯片內(nèi)4個(gè)觸發(fā)器的公共時(shí)鐘輸人端。

異步清零CR 當(dāng)它為低電平時(shí),無論其他輸入端是何狀態(tài)(包括時(shí)鐘信號(hào)cP),都使片內(nèi)所有觸發(fā)器狀態(tài)置0,稱為異步清零。CR有優(yōu)先級最高的控制權(quán)。下述各輸人信號(hào)都是在CR=1時(shí)才起作用。

并行置數(shù)使能PE置數(shù)控制端。只需在CP上升沿之前保持低電平,數(shù)據(jù)輸入端D3~DO的邏輯值便能在CP上升沿到來后置人片內(nèi)4個(gè)相應(yīng)觸發(fā)器中。由于該操作與CP上升沿同步,且D3~DO的數(shù)據(jù)同時(shí)置入計(jì)數(shù)器,所以稱為同步并行預(yù)置。為保證數(shù)據(jù)正確置入,要求PE在CP上升沿之前建立穩(wěn)定的低電平,其最短提前時(shí)間稱為建立時(shí)間莎sv,它們時(shí)序關(guān)系如圖6,5.14(a)。PE置數(shù)操作具有次高優(yōu)先級,僅低于CR,計(jì)數(shù)和保持操作時(shí)都要求PE=1。

數(shù)據(jù)輸入端DⅣ(D3~DO) 在CP上升沿到來前至少提前砂st將預(yù)置數(shù)據(jù)擺在D3~D。輸入端,且PE=0,則CP上升沿到來后,D3~DO便置人觸發(fā)器。該時(shí)序與5.3.4節(jié)中所述D觸發(fā)器相似。CP上升沿對DⅣ的時(shí)序要求亦如圖6.5.14(a)所示。

計(jì)數(shù)使能CEP 只要在CP上升沿到來前至少一個(gè)建立時(shí)間藝sr期間內(nèi)保持高電平,且CEr=1,cP上升沿就能使計(jì)數(shù)器進(jìn)行一次計(jì)數(shù)操作。它與CP上升沿的時(shí)序關(guān)系如圖6.5.14(b)所示。CEP主要控制本芯片的計(jì)數(shù)操作。

計(jì)數(shù)使能CEr 該信號(hào)和CEP做與運(yùn)算后實(shí)現(xiàn)對本芯片的計(jì)數(shù)控制,當(dāng)CEr・cEP=o,即兩個(gè)計(jì)數(shù)使能端中有0時(shí),不管有無CP脈沖作用,計(jì)數(shù)器都將停止計(jì)數(shù),保持原有狀態(tài);當(dāng)CR=PE=CEP=CET=1時(shí)處于計(jì)數(shù)狀態(tài),其狀態(tài)轉(zhuǎn)換與表6.5.5相同。與CEP不同的是,CEr還直接控制著進(jìn)位輸出信號(hào)rC,CEP和CFr的典型接法和作用將在例6.5.1中說明。

計(jì)數(shù)輸出QⅣ(O3~O。) 計(jì)數(shù)器中4個(gè)觸發(fā)器的Q端狀態(tài)輸出。

進(jìn)位信號(hào)rC 只有當(dāng)CEr=1且0302Q1O0=1111時(shí),rC才為1,表明下一個(gè)CP上升沿到來時(shí)將會(huì)有進(jìn)位發(fā)生。

綜合上述功能可以得到74LⅤC161的典型時(shí)序圖,如圖6,5,15所示。圖中,當(dāng)清零信號(hào)CR=0時(shí),各觸發(fā)器置0:當(dāng)CR=1時(shí),若PE=0,在下一個(gè)時(shí)鐘脈沖上升沿到來后,各觸發(fā)器的輸出狀態(tài)與預(yù)置的輸人數(shù)據(jù)相同。在CR=PE1的條仵下,若cEP±CEr圖6.5.15中從預(yù)置的1100開始計(jì)數(shù),直到CEP・此后處于禁止計(jì)數(shù)的保持狀態(tài):αQ2ol0。=0010。進(jìn)位信號(hào)rC只有在=1111出為1,其余時(shí)間均為0。