U842BAFP實(shí)用于多級邏輯功能,并且具有更高的集成密度和應(yīng)用靈活性。日前,超大規(guī)模的FPGA容量已達(dá)到百萬個邏輯門以上,足以將現(xiàn)代CPU及其外圍電路這樣高度復(fù)雜的時序邏輯系統(tǒng)在單個芯片上編程實(shí)現(xiàn)。在軟件上,亦有相應(yīng)的操作系統(tǒng)配套。這樣,可使整個數(shù)字系統(tǒng)(包括軟、硬件系統(tǒng))都在單個芯片上運(yùn)行,即所謂的SOC①技術(shù)。

應(yīng)用中,應(yīng)根據(jù)實(shí)際的需求選擇使用GAL、CPLD或FPGA等不同類型的SPLD。對于各種具體器件,一般都開發(fā)了計算機(jī)輔助設(shè)計工具,使它們能夠通過硬件描述語言,例如ABEL、ⅤHDL和Verilog進(jìn)行編程設(shè)計(對某種特定器件,有時會對某些語句有所限制),并可將目標(biāo)碼下載到芯片上實(shí)現(xiàn)硬件的編程。

本章將在6.7.3節(jié)討論GAL的電路結(jié)構(gòu)和工作原理,有關(guān)CPLD和FPGA的詳細(xì)討論將分別在7.3節(jié)和7.4節(jié)進(jìn)行。

通用陣列邏輯GAL,GAL的基本結(jié)構(gòu),根據(jù)門陣列的結(jié)構(gòu),可以把現(xiàn)有的GAL器件分為兩大類。其中一類GAL的組合邏輯部分與PAL器件基本相似,即與門陣列可編程,或門陣列固定連接,這類器件有GAL16V8,ispGAL16Z8②和GAL20V8等,稱為通用型GAL;另一類GAL器件的與門陣列和或門陣列都可編程,GAL39V18屬于這一類。

通用型GAL中,GAL16V8有20個引腳,型號中的16表示最多能有16個引腳作為輸入端,8表示器件內(nèi)含8個0LMC,最多可有8個輸出端。同理,GAL20V8最大可能的輸人端個數(shù)是20,最多可有8個輸出端。

下面以GAL16V8為例,說明GAL的電路結(jié)構(gòu)和工作原理。圖6,7.2所示為GAL16V8的邏輯結(jié)構(gòu)圖,它由五部分組成:

8個輸人緩沖器(引腳2~9固定為輸入端)。

8個輸出緩沖器(引腳12~19為輸出緩沖器的輸出端)。

8個輸出邏輯宏單元(0LMC12~19,或門陣列包含在其中)。

可編程與門陣列(由8×8個與門構(gòu)成,形成64個乘積項(xiàng),每個與門有32個輸人端)。

8個輸出反饋/輸入緩沖器(圖6.7.2中中問一列8個緩沖器)。

sOC系syslem On a Chip的縮寫。

isp系in system programmability的縮寫,該系列產(chǎn)品具有在線可編程功能.isp功能將在72節(jié)中介紹．