IVP的高性能體現(xiàn)在可以實現(xiàn)復雜的算法，例如動作檢測和規(guī)格化互相關運算，常用于高精度的模塊及特征匹配和光學處理流程中。以動作檢測為例，采用256*16像素的搜索范圍和9*3像素的模塊大小，處理1920*1080像素的16bit數(shù)據(jù)，IVP每個周期可以找到142處差異點。而對16位像素數(shù)據(jù)進行32位精度的規(guī)格化互相關處理，可以每秒完成1百萬個8*8模塊的計算。

專利化的圖像和計算機視覺處理算法，都能夠順利在IVP上運行，因為IVP具備TensilicaDPU通用的C語言編程模式。Tensilica還建立了合作伙伴網(wǎng)絡，為客戶提供移植好的，高效的第三方圖像處理算法軟件。已經(jīng)將其先進的圖像處理算法移植至IVP DPU的公司包括Almalence、Irida Labs、Dream Chip Technologies和Morpho。

為了跟上快節(jié)奏的分辨率和單幀速率的要求，該架構包括了一個集成的DMA（直接存儲器存�。﹤鬏斠�，擁有高達10 GB /秒的吞吐量。

存儲器每個周期吞吐量為1024比特（64*16像素/周期）。IVP還有許多特有的圖像處理功能，可以加速8 位、16 位和32位的像素數(shù)據(jù)和視頻采樣處理。

IVP的能效非常高，在28nm HPM，RVT制程下，采用自動綜合，布局布線流程，完成1080p30幀16bit像素整體圖像處理的功耗僅為10.8 mW。整體圖像處理是人臉和物體檢測以及手勢識別功能中最常用的算法。

低功耗的ConnX BBE16 DSP是研究分析多標準DTV解調器方案和實現(xiàn)通用DTV解調引擎的理想選擇，可通過其獨特的獨立于系統(tǒng)總線的接口與硬件加速器輕松連接，從而加快數(shù)據(jù)傳輸，常用于與FEC（前向糾錯）和其他解調器模塊的通信。設計人員通過Tensilica自動化工具，可輕松定制處理器架構、修改I/O接口、運算單元參數(shù)和存儲器子系統(tǒng)。由于Tensilica可完全用C語言編程并提供C函數(shù)自動映射，將解調算法利用專用DSP指令來實現(xiàn)，因此相比大部分的DSP，編程更加容易。

得到Tensilica和Ubiso的高質量IP和支持。我們需要一個經(jīng)驗證的、低成本、低功耗、頂級的DSP IP來確保我們的平臺搭建成功。