高采樣速率A/D轉(zhuǎn)換器為核心的新一代數(shù)字處理器技術(shù)

發(fā)布時間:2022/1/3 15:18:55 訪問次數(shù):288

WANic 56511和WANic 56512智能數(shù)據(jù)包處理器旨在減輕服務(wù)器上的負載,應(yīng)對由于搜索引擎,云計算,Web 2.0和在線游戲等用量增加而帶來的快速增長的網(wǎng)絡(luò)交通負載問題。

從主機系統(tǒng)進行的主板卸載處理，將實現(xiàn)更多的成本優(yōu)化及更高的性能擴展。據(jù)報道，這兩款產(chǎn)品均為首款PCI Express處理器，具有來自Cavium 網(wǎng)絡(luò)的OCTEON Plus CN5650 12核，750-MHz處理器以及10-Gb的以太網(wǎng)接口。

其它共有特性包括高達4 GB的DDR2 SDRAM數(shù)據(jù)包存儲器和高達4GB的閃存存儲器。

虛擬儀器測試系統(tǒng)進行測試的步驟如下：

參照圖測試系統(tǒng)框圖連接電路，檢查無誤后通電；

運行“音頻信號發(fā)生器.vi”程序，產(chǎn)生f=1kHz，KP=1V的正弦波信號，程序中采集率設(shè)置為F=100000S/s；

運行“采集分析vi”程序，用波形圖顯示輸出電壓Uo的波形，并顯示直流值和峰值，存儲記錄輸出電壓"。輸出功率Po和總諧波失真度THD的值；

在“音頻信號發(fā)生器vi”程序中增大正弦波信號的幅度，觀察“采集分析.vi”中輸出電壓Uo的波形是否失真,并不斷增大Vlp的大小，直到Uo出現(xiàn)失真，從而找到Uo的最大不失真值;

存儲并記錄最大不失真的輸出功率Po和Uo波形最大且不失真情況。

數(shù)字電路技術(shù)的突飛猛進使得通信信號處理器的小型化成為可能。

以大容量,高速FPGA以及低功耗,大位數(shù),高采樣速率A/D轉(zhuǎn)換器為核心的新一代數(shù)字處理器技術(shù)，使原先需要大量數(shù)字元件實現(xiàn)的功能都被集成到了幾個可編程的元件中，故可使得電路的面積縮小到原先的十分之一到幾十分之一,同時整體功耗卻降低了一半以上。

如擴頻通信中的核心處理部件(相關(guān)器)用模擬器件實現(xiàn)時，其體積將很大，且信號處理能力較低，無法滿足碼速率超過5Mbps的信號速率。