在5V電源電壓條件下，通信信號電平幅度上升到判別電壓幅度（TTL高電平或CMOS高電平）所需時間是T=-R(C1+C2)ln0.46(對TTL電路)或T=-R(C1+C2)ln0.72（對CMOS電路）。如果信號的波特率為fb，為確保正確接收，信號上升時間應當為信號脈沖寬度的1/4～1/10。

由于ADμC812只提供表貼封裝形式，因而在用仿真器進行程序調(diào)試時將會帶來一些問題。為方便調(diào)試，ADμC812A片內(nèi)除集成了各具特色的硬件模塊外，還因化了方便實用的監(jiān)控調(diào)試軟件，使其只需少量的外圍器件即可實現(xiàn)聯(lián)機調(diào)試，從而大大方便了用戶的使用，縮短了產(chǎn)品的研制周期。

在Neuron芯片中，每個CPU最小周期等于3個系統(tǒng)周期；每個系統(tǒng)時鐘周期等于2個輸入鐘周期；3個CPU的最小周期分別間隔1個系統(tǒng)鐘周期。這樣，每個CPU在1個指令周期內(nèi)部能訪問存儲區(qū)和ALU一次。系統(tǒng)對3個CPU采用了管道技術，在不影響性能的情況下降低硬件的需求。3個CPU可并行工作，不會造成耗時中斷和上下文切換。

利用這種方法也能夠?qū)崿F(xiàn)CPU之間數(shù)據(jù)的高速傳輸，但是，它必須制成專用芯片，把CPU和RAM等元件封裝在一起。因此，這種方法比較適合于特定的工業(yè)場合。

隨著總線技術的發(fā)展，使得多主多從的單片機系統(tǒng)設計變得越來越簡單。設計者只須通過接口芯片就可以將CPU掛到總線上去，實現(xiàn)CPU之間的通信。

ADμC812在單個芯片內(nèi)集成了8路12位ADC采集系統(tǒng)、2路12位DAC、80C52MCU內(nèi)核、8KB的閃速/電可擦除程序存儲器、640字節(jié)的閃速/電可擦除數(shù)據(jù)存儲器、看門狗定時器、640字節(jié)的閃速/電可擦除數(shù)據(jù)存儲器、看門狗定時器、電源監(jiān)視器、I2C兼容的SPI和標準的UART串行I/O模塊及靈活的電源管理方案等等，真正實現(xiàn)了單片機應用系統(tǒng)的單片機。

限于篇幅其ADC采集子系統(tǒng)及其在系統(tǒng)編程技術。

可編程性是應用系統(tǒng)發(fā)展的必然趨勢。為適應不同信號源的實際需求，ADμC812片內(nèi)ADC模塊內(nèi)的所有部件都能方便地通過3個SFR寄存器來設置。

上海德懿電子科技有限公司  www.deyie.com

來源：21ic.如涉版權請聯(lián)系刪除。圖片供參考