計(jì)算機(jī)大量信息處理問(wèn)題采用高信噪比電路設(shè)計(jì)和Σ-Δ采集轉(zhuǎn)換技術(shù)
發(fā)布時(shí)間:2023/7/30 12:03:43 訪問(wèn)次數(shù):74
彈載計(jì)算機(jī)具有獨(dú)立的電源系統(tǒng)。這些特點(diǎn)不可避免地為彈載計(jì)算機(jī)實(shí)現(xiàn)高精度AD采集帶來(lái)了難度。
一種基于雙DSP的高精度AD采集系統(tǒng),采用主從模式、嵌入式雙處理器的體系架構(gòu),解決了彈載計(jì)算機(jī)大量信息實(shí)時(shí)處理的問(wèn)題,采用高信噪比電路設(shè)計(jì)和Σ-Δ采集轉(zhuǎn)換技術(shù),解決了采集目標(biāo)信號(hào)的實(shí)時(shí)性和精度差的問(wèn)題。
在嵌入式系統(tǒng)開(kāi)發(fā)中,我們不可避免的要與外設(shè)芯片打交道。調(diào)試驅(qū)動(dòng)程序時(shí),除了需要完全看明白芯片的數(shù)據(jù)手冊(cè),且在軟件高度的過(guò)程中,信號(hào)電平是否發(fā)生在芯片上。
寫驅(qū)動(dòng)程序時(shí),需要通過(guò)寫I/O端口來(lái)對(duì)外設(shè)芯片進(jìn)行操作,當(dāng)寫相應(yīng)的I/O端口時(shí),我們知道所對(duì)應(yīng)芯片的片選信號(hào)應(yīng)當(dāng)有效,有時(shí),我們需要驗(yàn)證是否按預(yù)期發(fā)生了,這就需要用到示波器。
一般的示波器是能同時(shí)觀測(cè)兩個(gè)信號(hào)線的信號(hào)狀態(tài)的。示波器都提供一定的功能,比如設(shè)置信號(hào)撲捉的方式等等。
示波器很重要的一個(gè)參數(shù)據(jù)是其采集頻率,根據(jù)Nyquist采集定理,示波器查看頻率是100M赫茲的信號(hào),那么其采樣頻率必須至少是其兩倍,即200M赫茲。
目前手機(jī)主控芯片幾乎都是采用ARM Cortex系列的CPU,下面就以ARM cortex系列最常用的CPU(A5,A7,A9,A53)來(lái)分析不同的Cache配置對(duì)CPU訪存性能的影響。
根據(jù)上面的分析,對(duì)于CPU向外寫數(shù)據(jù)的操作,在小于一定大小的情況下,實(shí)際上并不會(huì)操作DDR,而是在操作L2 Cache。兩款手機(jī)CPU同頻下的memset性能對(duì)比,它們的CPU分別使用了ARM cortex A7和cortex A9。
從硬件的角度深入分析了CPU、Cache、DDR等模塊的實(shí)現(xiàn)方式對(duì)帶寬測(cè)試軟件的影響,并結(jié)合最常用的ARM系列CPU做了對(duì)比,最后提出了新的帶寬吞吐性能評(píng)價(jià)方式。
深圳市慈安科技有限公司http://cakj.51dzw.com
彈載計(jì)算機(jī)具有獨(dú)立的電源系統(tǒng)。這些特點(diǎn)不可避免地為彈載計(jì)算機(jī)實(shí)現(xiàn)高精度AD采集帶來(lái)了難度。
一種基于雙DSP的高精度AD采集系統(tǒng),采用主從模式、嵌入式雙處理器的體系架構(gòu),解決了彈載計(jì)算機(jī)大量信息實(shí)時(shí)處理的問(wèn)題,采用高信噪比電路設(shè)計(jì)和Σ-Δ采集轉(zhuǎn)換技術(shù),解決了采集目標(biāo)信號(hào)的實(shí)時(shí)性和精度差的問(wèn)題。
在嵌入式系統(tǒng)開(kāi)發(fā)中,我們不可避免的要與外設(shè)芯片打交道。調(diào)試驅(qū)動(dòng)程序時(shí),除了需要完全看明白芯片的數(shù)據(jù)手冊(cè),且在軟件高度的過(guò)程中,信號(hào)電平是否發(fā)生在芯片上。
寫驅(qū)動(dòng)程序時(shí),需要通過(guò)寫I/O端口來(lái)對(duì)外設(shè)芯片進(jìn)行操作,當(dāng)寫相應(yīng)的I/O端口時(shí),我們知道所對(duì)應(yīng)芯片的片選信號(hào)應(yīng)當(dāng)有效,有時(shí),我們需要驗(yàn)證是否按預(yù)期發(fā)生了,這就需要用到示波器。
一般的示波器是能同時(shí)觀測(cè)兩個(gè)信號(hào)線的信號(hào)狀態(tài)的。示波器都提供一定的功能,比如設(shè)置信號(hào)撲捉的方式等等。
示波器很重要的一個(gè)參數(shù)據(jù)是其采集頻率,根據(jù)Nyquist采集定理,示波器查看頻率是100M赫茲的信號(hào),那么其采樣頻率必須至少是其兩倍,即200M赫茲。
目前手機(jī)主控芯片幾乎都是采用ARM Cortex系列的CPU,下面就以ARM cortex系列最常用的CPU(A5,A7,A9,A53)來(lái)分析不同的Cache配置對(duì)CPU訪存性能的影響。
根據(jù)上面的分析,對(duì)于CPU向外寫數(shù)據(jù)的操作,在小于一定大小的情況下,實(shí)際上并不會(huì)操作DDR,而是在操作L2 Cache。兩款手機(jī)CPU同頻下的memset性能對(duì)比,它們的CPU分別使用了ARM cortex A7和cortex A9。
從硬件的角度深入分析了CPU、Cache、DDR等模塊的實(shí)現(xiàn)方式對(duì)帶寬測(cè)試軟件的影響,并結(jié)合最常用的ARM系列CPU做了對(duì)比,最后提出了新的帶寬吞吐性能評(píng)價(jià)方式。
深圳市慈安科技有限公司http://cakj.51dzw.com
熱門點(diǎn)擊
- 貼片封裝型IPM體積更小內(nèi)置全面保護(hù)功能采用
- LED芯片智能驅(qū)動(dòng)電路其1024個(gè)像素點(diǎn)中每
- 配電設(shè)各遭受雷擊時(shí)可以通過(guò)避雷針快速釋放電流
- 一個(gè)50Msps DAC需要謹(jǐn)慎布局電路板及
- 一般的加速度傳感器只支持測(cè)量不足±20G的加
- 4針EEPROM芯片都有一個(gè)獨(dú)立內(nèi)部固化連接
- 2.2μm BSI像素比小像素具有更高的線性
- 電容殘存電荷沖擊導(dǎo)致儀表內(nèi)部損壞測(cè)試電容前將
- 基準(zhǔn)電壓精度和真差分遠(yuǎn)程電壓感測(cè)功能滿足處理
- 三極點(diǎn)三零點(diǎn)補(bǔ)償器在任何應(yīng)用中均可節(jié)省多達(dá)8
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- 高性能 32 位 RISC-V
- 全新無(wú)線通信模組— ML321
- 6納米制程射頻(RF)和藍(lán)牙先
- 先進(jìn)芯片和功率芯片市場(chǎng)需求及發(fā)
- 海思凌霄網(wǎng)絡(luò)760解決方案解讀
- 新型無(wú)線短距通信星閃技術(shù)(Ne
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究