金屬層的一致性和物理圖形的控制精度對最終的元件精度是很關鍵的�，F(xiàn)有的金屬化生產(chǎn)設備能為圓片工藝和大面積板材(LAP)工藝制作高度一致的電阻和淀積導電金屬層。

每個無源元件通常占據(jù)不到1mm2的面積以便能在面積和成本方面與表面貼裝技術的分立元件競爭。一個加工好的薄膜集成無源襯底的一個部分，來說明3種主要的集成無源元件。

根據(jù)所需的時鐘頻率為256kHz的時鐘，而晶振時鐘的頻率為8192kHz，晶振時鐘與所需的時鐘頻率恰巧是32倍的整數(shù)倍關系，因此需要對8192kHz的晶振時鐘進行32分頻來獲得所需要的時鐘。

根據(jù)整數(shù)倍分頻器的設計方法原理，通過ISE9.1邏輯設計工具，利用VHDL硬件描述語言來進行32分頻的分頻器設計。然而32又是偶數(shù)，所以需要設計的是偶數(shù)分頻器。對設計的內容通過Modelsim6.5仿真軟件進行仿真驗證。

時鐘頻率為1024kHz的時鐘，而晶振時鐘的頻率為8192kHz，晶振時鐘與所需的時鐘頻率恰巧是8倍的整數(shù)倍關系，因此需要對8192kHz的晶振時鐘進行8分頻來獲得所需要的時鐘。

根據(jù)整數(shù)倍分頻器的設計方法原理，通過ISE9.1邏輯設計工具，利用VHDL硬件描述語言來進行8分頻的分頻器設計。然而8又是偶數(shù)，所以需要設計的是偶數(shù)分頻器。對設計的內容通過Modelsim6.5仿真軟件進行仿真驗證.

當8192kHz的晶振時鐘輸入8個時鐘，系統(tǒng)輸出1個時鐘，即一個1024kHz頻率的時鐘。