作者：天津大學(xué)精密儀器與光電子工程學(xué)院 丁 茹 李 剛

        摘要：ADuC845是ADI公司新推出的嵌有單指令周期8052閃存MCU、帶兩路24位Δ-∑A/D、雙12位D/A以及兩個靈活脈寬調(diào)制輸出的高性能24位數(shù)據(jù)采集與處理系統(tǒng)芯片。該芯片的數(shù)據(jù)處理速度達(dá)12MIPS，且設(shè)計簡單，噪聲低，非常適用于精密儀器儀表。文中詳細(xì)介紹了該芯片的功能特點和工作原理，給出該芯片的應(yīng)用方法。

        關(guān)鍵詞：ADuC845 數(shù)據(jù)采集 轉(zhuǎn)換器 存儲器

1 概述

        ADuC845是ADI公司新推出的高性能24位數(shù)據(jù)采集與處理系統(tǒng)，它內(nèi)部集成有兩個高分辨率的Δ-∑ADC、10/8通道輸入多路復(fù)用器、一個8位MCU和程序/數(shù)據(jù)閃速/電擦除存儲器。同時可提供62k字節(jié)的閃速/電擦除程序存儲器，4k字節(jié)閃速/電擦除數(shù)據(jù)存儲器和2304字節(jié)的數(shù)據(jù)RAM。

        ADuC845可通過一個片內(nèi)鎖存環(huán)PLL產(chǎn)生一個12.58MHz的高頻時鐘，以使之運行于32kHz外部晶振。該時鐘可通過一個從MCU核心時鐘工作頻率分離的可編程時鐘發(fā)送。片內(nèi)微控制器是一個優(yōu)化的單指令周期8052閃存MCU。該MCU在保持與8051指令系統(tǒng)兼容的同時，具有12.58MIPS的性能。該芯片的兩個獨立的ADC（主ADC和輔助ADC）由一個輸入多路復(fù)用器，一個溫度傳感器和一個可直接測量低幅度信號的可編程增益放大器PGA組成。主、輔ADC都采用高頻“斬波”技術(shù)來提供優(yōu)良的直流（DC）失調(diào)和失調(diào)漂移指標(biāo)，因而非常適合用于低溫漂且對噪聲抑制和抗電磁干擾能力要求較高的應(yīng)用場合。

        ADuC845具有串行下載和調(diào)度模式，可通過EA引腳提供引腳競爭模式，同時支持Quick Start開發(fā)系統(tǒng)和低成本的軟件和硬件工具。該芯片具有52引腳塑料四方扁平封裝（MQFP）和56引腳芯片級封裝（CSP）。

2 ADuC845的性能特點

2．1 高分辨率Δ-∑ADC

*帶有2個獨立的10通道、24位模/數(shù)轉(zhuǎn)換器（ADC）；

*24位無失碼主ADC；

*在60Hz范圍內(nèi)有20位有效分辨率（17.4位峰-峰分辨率）；

*芯片的失調(diào)漂移為10nV/℃，增益漂移為0.5ppm/℃。

2．2 存儲器

*62k字節(jié)片內(nèi)閃速/電擦除程序存儲器；

*4k字節(jié)片內(nèi)閃速/電擦除數(shù)據(jù)存儲器；

*閃速/電擦除存儲器可使用100年，可重復(fù)擦寫10萬次；

*有3種閃速/電擦除程序存儲器安全模式；

*在線串行下載（無需外部硬件）；

*帶有高速用戶下載（5秒）功能；

*帶有2304字節(jié)片內(nèi)數(shù)據(jù)RAM。

2．3 基于8051的內(nèi)核

*具有與8051兼容的指令系統(tǒng)；

*高性能單指令周期內(nèi)核；

*可使用32kHz外部晶振；

*具有片內(nèi)可編程鎖相環(huán)PLL（最高時鐘頻率12.58MHz）；

*有3個16位定時/計數(shù)器；

*有26條可編程輸入/輸出線；

*11個中斷源，2個優(yōu)先級；

*雙數(shù)據(jù)指針，擴展的11位堆棧指針。

2．4 片內(nèi)外圍設(shè)備

*內(nèi)部電源復(fù)位電路；

*12位電壓輸出DAC；

*雙16位Δ-∑DAC/PWM；

*片內(nèi)溫度傳感器；

*雙激勵電流源；

*時間間隔計數(shù)器（喚醒/RTC定時器）；

*UART，I2C和SPI串行接口；

*高速波特率發(fā)生器（包括115,200）；

*看門狗定時器（WDT）；

*電源監(jiān)視器（PSM）。

2．5 電源

*可用3V和5V電壓工作；

*正常情況下為2.3mA/3.6V（核心時鐘頻率為1.57MHz）；

*掉電保持電流為20μA，可喚桓定時運行。

3 ADuC845的引腳功能

ADuC845的引腳排列如圖1所示，其中采用56引腳封裝的管腳功能如下：

56腳（P1.0/AIN1）：上電缺省設(shè)置為AIN1模擬輸入。使用AINCON時，AIN1用作偽差分輸入；使用AIN2時，該腳用作全差分對的正向輸入。P1.0端口無數(shù)輸出驅(qū)動器。為把其配置為數(shù)字輸入，應(yīng)把0寫至端口值。作數(shù)字輸入時，該引腳必須由外部驅(qū)動到高電平或低電平。

1腳（P1.1/AIN2）:上電缺省設(shè)置為AIN2模擬輸入。使用AINCON時，AIN2用作偽差分輸入；使用AIN1時，用作全差分對的負(fù)向輸入。輸入同P1.0。

2腳（P1.2/AIN3/REFIN2+）：上電缺省設(shè)置為AIN3模擬輸入。使用AINCOM時，AIN3用作偽差分輸入；使用AIN4時，用作全差分對的正向輸入。數(shù)字輸入同P1.0。另外，該引腳亦可用作第二個外部差分參考輸入的正向輸入端。

3腳（P1.3/AIN4/REFIN2-）：上電缺省設(shè)置為AIN4模擬輸入。使用AINCOM時，AIN4用作偽差分輸入；使用AIN3時，用作全差分對的負(fù)向輸入。數(shù)字輸入同P1.0。