作者：西安交通大學(xué)物理電子系(７１００４９)
王海艇 張鵬飛 李 實(shí) 宋建平
來源：《電子技術(shù)應(yīng)用》
摘要：針對基于ｅｐｐ協(xié)議的并行端口設(shè)備開發(fā)的特點(diǎn)與趨勢，開發(fā)了由ａ／ｄ轉(zhuǎn)換器ａｄ１６７１和ｆｉｆｏ存儲器ｉｄ７２０２構(gòu)成的１．２５ｍｈｚ、１２ｂｉｔ的高速數(shù)據(jù)采集系統(tǒng)，并通過ｉｄｔ７２０２與ｅｐｐ的接口電路實(shí)現(xiàn)了采集數(shù)據(jù)的高速回傳。介紹了ｅｐｐ協(xié)議和該采集系統(tǒng)工作原理。
關(guān)鍵詞：
增強(qiáng)并行口（ｅｐｐ）
先進(jìn)先出存儲器（ｆｉｆｏ）
ａ／ｄ轉(zhuǎn)換器ａｄ１６７１
利用傳統(tǒng)的標(biāo)準(zhǔn)并行口（ｓｐｐ）或ｒｓ２３２進(jìn)行數(shù)據(jù)傳輸，其速度和靈活性受到很大限制。而增強(qiáng)型并行端口ｅｐｐ(ｅｎｈａｎｃｅｄ
ｐａｒａｌｌｅｌ ｐｏｒｔ)不但與ｓｐｐ兼容，而且其最高傳輸速率可達(dá)ｉｓａ總線的能力（２ｍｈｚ）。由于便攜式計(jì)算機(jī)日益普及，基于ｅｐｐ協(xié)議開發(fā)的便攜式微機(jī)采集系統(tǒng)將會是一個(gè)發(fā)展趨勢。
通常，低速的數(shù)據(jù)采集系統(tǒng)可不需要板上的數(shù)據(jù)緩存區(qū)。但當(dāng)采集速率較高時(shí)，數(shù)據(jù)的回傳將占用ｃｐｕ大量的時(shí)間，因而不可能進(jìn)行其他的控制操作與數(shù)值處理，這時(shí)就需要足夠的緩存區(qū)來存放數(shù)據(jù)。我們在設(shè)計(jì)高速數(shù)據(jù)采集系統(tǒng)時(shí)采用了ｆｉｆｏ(ｆｉｒｓｔ
ｉｎ ｆｉｒｓｔ ｏｕｔ) ｉｄｔ７２０２其管腳功能如圖１所示。它不但提供了存儲空間作為數(shù)據(jù)的緩沖，而且還在ｅｐｐ并行總線和ａ／ｄ轉(zhuǎn)換器之間充當(dāng)一彈性的存儲器，因而無需考慮相互間的同步與協(xié)調(diào)。ｆｉｆｏ的優(yōu)點(diǎn)在于讀寫時(shí)序要求簡單，內(nèi)部帶有讀寫的環(huán)形指針，在對芯片操作時(shí)不需額外的地址信息。隨著ｆｉｆｏ芯片存儲量的不斷增加和價(jià)格的不斷下降，它將成為傳統(tǒng)數(shù)據(jù)存儲器件ｒａｍ、ｓｒａｍ等的有力替代者。方案中的ａ／ｄ轉(zhuǎn)換器采用了ａｎａｌｏｇ
ｄｅｖｉｃｅ 公司的ａｄ１６７１，最大采集速率可達(dá)１．２５ｍｈｚ、１２ｂｉｔ無漏碼轉(zhuǎn)換輸出。
１ ｅｐｐ協(xié)議簡介
ｅｐｐ協(xié)議與標(biāo)準(zhǔn)并行口協(xié)議兼容且能完成數(shù)據(jù)的雙向傳輸，它提供了四種數(shù)據(jù)傳送周期：數(shù)據(jù)寫周期；數(shù)據(jù)讀周期；地址寫周期；地址讀周期。
在設(shè)計(jì)中我們把數(shù)據(jù)周期用于便攜機(jī)與采集板之間的數(shù)據(jù)傳輸，地址周期用于地址的傳送與選通。表１列出了ｄｂ２５插座在ｅｐｐ協(xié)議中的各腳定義。
表1 epp信號定義
epp信號
方向
db25對應(yīng)腳
描述
nwrite
out
1
低電平寫，高電平讀
ndatastb
out
14
低有效，數(shù)據(jù)讀寫
naddrstb
out
17
低有效，地址讀寫
ad[8:1]
bi
2～9
雙向數(shù)據(jù)/地址線
gnd
18～25
地線
nreset
out
16
作者：西安交通大學(xué)物理電子系(７１００４９)
王海艇 張鵬飛 李 實(shí) 宋建平
來源：《電子技術(shù)應(yīng)用》
摘要：針對基于ｅｐｐ協(xié)議的并行端口設(shè)備開發(fā)的特點(diǎn)與趨勢，開發(fā)了由ａ／ｄ轉(zhuǎn)換器ａｄ１６７１和ｆｉｆｏ存儲器ｉｄ７２０２構(gòu)成的１．２５ｍｈｚ、１２ｂｉｔ的高速數(shù)據(jù)采集系統(tǒng)，并通過ｉｄｔ７２０２與ｅｐｐ的接口電路實(shí)現(xiàn)了采集數(shù)據(jù)的高速回傳。介紹了ｅｐｐ協(xié)議和該采集系統(tǒng)工作原理。
關(guān)鍵詞：
增強(qiáng)并行口（ｅｐｐ）
先進(jìn)先出存儲器（ｆｉｆｏ）
ａ／ｄ轉(zhuǎn)換器ａｄ１６７１
利用傳統(tǒng)的標(biāo)準(zhǔn)并行口（ｓｐｐ）或ｒｓ２３２進(jìn)行數(shù)據(jù)傳輸，其速度和靈活性受到很大限制。而增強(qiáng)型并行端口ｅｐｐ(ｅｎｈａｎｃｅｄ
ｐａｒａｌｌｅｌ ｐｏｒｔ)不但與ｓｐｐ兼容，而且其最高傳輸速率可達(dá)ｉｓａ總線的能力（２ｍｈｚ）。由于便攜式計(jì)算機(jī)日益普及，基于ｅｐｐ協(xié)議開發(fā)的便攜式微機(jī)采集系統(tǒng)將會是一個(gè)發(fā)展趨勢。
通常，低速的數(shù)據(jù)采集系統(tǒng)可不需要板上的數(shù)據(jù)緩存區(qū)。但當(dāng)采集速率較高時(shí)，數(shù)據(jù)的回傳將占用ｃｐｕ大量的時(shí)間，因而不可能進(jìn)行其他的控制操作與數(shù)值處理，這時(shí)就需要足夠的緩存區(qū)來存放數(shù)據(jù)。我們在設(shè)計(jì)高速數(shù)據(jù)采集系統(tǒng)時(shí)采用了ｆｉｆｏ(ｆｉｒｓｔ
ｉｎ ｆｉｒｓｔ ｏｕｔ) ｉｄｔ７２０２其管腳功能如圖１所示。它不但提供了存儲空間作為數(shù)據(jù)的緩沖，而且還在ｅｐｐ并行總線和ａ／ｄ轉(zhuǎn)換器之間充當(dāng)一彈性的存儲器，因而無需考慮相互間的同步與協(xié)調(diào)。ｆｉｆｏ的優(yōu)點(diǎn)在于讀寫時(shí)序要求簡單，內(nèi)部帶有讀寫的環(huán)形指針，在對芯片操作時(shí)不需額外的地址信息。隨著ｆｉｆｏ芯片存儲量的不斷增加和價(jià)格的不斷下降，它將成為傳統(tǒng)數(shù)據(jù)存儲器件ｒａｍ、ｓｒａｍ等的有力替代者。方案中的ａ／ｄ轉(zhuǎn)換器采用了ａｎａｌｏｇ
ｄｅｖｉｃｅ 公司的ａｄ１６７１，最大采集速率可達(dá)１．２５ｍｈｚ、１２ｂｉｔ無漏碼轉(zhuǎn)換輸出。
１ ｅｐｐ協(xié)議簡介
ｅｐｐ協(xié)議與標(biāo)準(zhǔn)并行口協(xié)議兼容且能完成數(shù)據(jù)的雙向傳輸，它提供了四種數(shù)據(jù)傳送周期：數(shù)據(jù)寫周期；數(shù)據(jù)讀周期；地址寫周期；地址讀周期。
在設(shè)計(jì)中我們把數(shù)據(jù)周期用于便攜機(jī)與采集板之間的數(shù)據(jù)傳輸，地址周期用于地址的傳送與選通。表１列出了ｄｂ２５插座在ｅｐｐ協(xié)議中的各腳定義。
表1 epp信號定義
epp信號
方向
db25對應(yīng)腳
描述
nwrite
out
1
低電平寫，高電平讀
ndatastb
out
14
低有效，數(shù)據(jù)讀寫
naddrstb
out
17
低有效，地址讀寫
ad[8:1]
bi
2～9
雙向數(shù)據(jù)/地址線
gnd
18～25
地線
nreset
out
16
熱門點(diǎn)擊
推薦技術(shù)資料
公網(wǎng)安備44030402000607
