來源：《電子技術(shù)應(yīng)用》

摘要：介紹了高速hdlc數(shù)據(jù)接收/測試儀的設(shè)計實現(xiàn)方案。該測試儀通過使用現(xiàn)場可編程邏輯電路（fpga）技術(shù)和多線程軟件結(jié)構(gòu)，將硬件的高速處理特性和軟件的靈活性相結(jié)合�；趐ci總線的硬件接收卡將高速數(shù)據(jù)實時傳送至系統(tǒng)緩沖區(qū)，然后調(diào)用軟件進行并行數(shù)據(jù)處理，從數(shù)據(jù)流中提取出測試信息，完成接收與測試功能。 關(guān)鍵詞：hdlc 實時數(shù)據(jù)處理 多線程 在通信系統(tǒng)的測試中，經(jīng)常需要實時接收和處理hdlc格式數(shù)據(jù)。使用自行開發(fā)的高速hdlc數(shù)據(jù)實時接收/測試儀可以很好地保證數(shù)據(jù)處理的靈活性，用戶可以根據(jù)具體的處理環(huán)境來定制測試儀的功能和性能指標。本文結(jié)合一個通信誤碼率測試 儀的開發(fā)過程，介紹高速hdlc數(shù)據(jù)接收/測試處理板的設(shè)計原理和結(jié)構(gòu)。 1 系統(tǒng)組成 該高速hdlc數(shù)據(jù)接收/測試儀共分為兩部分，一部分為數(shù)據(jù)接收硬件，由一塊微機插卡實現(xiàn)；另一部分為接收終端軟件，由運行于windows操作系統(tǒng)平臺的軟件實現(xiàn)。硬件板卡基于pci總線結(jié)構(gòu)，使用fpga技術(shù)將數(shù)據(jù)讀寫和hdlc協(xié)議解釋固化于硬件平臺，以提高實時處理性能，同時在終端軟件上采用多線程并行處理技術(shù)減少處理延時，完成實時數(shù)據(jù)處理和指標統(tǒng)計。 2 高速hdlc數(shù)據(jù)接收/測試儀硬件設(shè)計 2.1 基本技術(shù)要求 （1）可接收hdlc格式數(shù)據(jù)，也可接收同步觸發(fā)模式數(shù)據(jù)，其工作狀態(tài)可由軟件通過計算機端口進行控制； （2）接收板可接收的最高數(shù)據(jù)速率為10mbit/s； （3）可將hdlc格式數(shù)據(jù)中的空幀過濾掉，也可接收所有數(shù)據(jù)幀，其工作模式由軟件控制； （4）可工作于自發(fā)自收狀態(tài)，以利于調(diào)試； （5）接收板的兼容性要好。 2.2 接收板工作原理 數(shù)據(jù)接收板原理框圖如圖1所示。測試數(shù)據(jù)通過rs-422電纜傳送到數(shù)字接收板的數(shù)據(jù)接收端，經(jīng)電平轉(zhuǎn)換后，磅給fpga處理。接收板上由接收芯片mc3486接收rs-422電纜傳輸?shù)牟罘中盘�，并轉(zhuǎn)換為ttl電平輸入fpga進行信號處理。fpga產(chǎn)生20位地址和寫信號，將8位的數(shù)據(jù)由sdram左端口寫入，同時將工作狀態(tài)反映在狀態(tài)控制端口，計算機查詢端口狀態(tài)，產(chǎn)生相應(yīng)的地址和讀信號，由sdram的右端口將數(shù)據(jù)讀出。為協(xié)調(diào)數(shù)據(jù)到達的不均勻性和軟件讀寫的均勻性，對sdram的讀寫采用“乒乓式”緩沖，即將sdram分為高低兩區(qū)，fpga寫高區(qū)時，計算機讀低區(qū)；fpga寫低區(qū)時，計算機讀高區(qū)。從而保證了讀寫高速進行且不會發(fā)生沖突。gal16v8的作用是對端口地址高8位進行譯碼，以保留fpga管腳資源。 在實現(xiàn)“乒乓式”緩沖讀寫時，具體是讀高區(qū)數(shù)據(jù)（起始地址為d8000）還是讀低區(qū)數(shù)據(jù)（起始地址為d90000），要通過查詢方式判定。測試軟件不斷查詢端口201h的q5，若q5為1，則查詢q7和q2,若q7=1，則讀高區(qū)數(shù)據(jù)，若q2=1，則讀低區(qū)數(shù)據(jù)。為了保證讀取的數(shù)據(jù)不掉幀，系統(tǒng)應(yīng)能在掉幀時發(fā)出警告信息。為此，在fpga內(nèi)做一4位計數(shù)器，對幀數(shù)計數(shù)，幀計數(shù)器的值傳給端口201h的最低兩位q1和q0。軟件中設(shè)置一參數(shù)counter，首先使counter的值與幀計數(shù)器的值相同，以后每讀一幀數(shù)據(jù)，counter加1（若counter大于3，則置其為0），同時讀取幀計數(shù)器的值（即q1、q0的值），與counter比較，二者不同時則發(fā)出警告信息。 接收板的狀態(tài)控制端口參數(shù)列于表1。

表1 實時hdlc數(shù)據(jù)接收板端口控制參數(shù) 端口名稱 端口作用 數(shù)據(jù)流向 功 能 201h 狀態(tài)控制 雙向端口 讀入