如今，涉及模擬和數(shù)模混合電路的soc設(shè)計日益增多。由于電路規(guī)模增大和復(fù)雜度提高，傳統(tǒng)的spice仿真器已不能滿足設(shè)計需求。而采用電路分割、多速率仿真、改進的器件模型等技術(shù)的fast spice仿真器突破了傳統(tǒng)spice工具的容量和速度限制。此文主要討論目前復(fù)雜模擬和數(shù)模混合電路仿真面臨的主要挑戰(zhàn)，以及如何用新一代fast spice仿真器加以解決。

    對今天的混合信號soc設(shè)計，往往包括模擬、射頻、數(shù)字、定制數(shù)字和來自不同ip提供商的ip。為實現(xiàn)完整意義上的芯片級驗證，需要采用spice、射頻仿真器、混合信號仿真器和fast spice等多重仿真器的組合。設(shè)計者在不同設(shè)計階段往往需要采用來自不同公司的仿真器，而這些仿真器由于不同的環(huán)境支持和不同的語法格式存在兼容性問題，往往導(dǎo)致誤差和不穩(wěn)定性，并增加額外工作量和設(shè)計風(fēng)險。

    圖1：multi-mode仿真(mmsim)解決方案。

     為降低用戶在設(shè)計工具方面的使用難度和工具轉(zhuǎn)換風(fēng)險，cadence推出multi-mode仿真(mmsim)解決方案，通過使用統(tǒng)一的用戶接口、器件模型、語法格式、內(nèi)部方程式，極大地提高了數(shù)據(jù)兼容性和仿真結(jié)果可信度。multi-mode技術(shù)使設(shè)計者可在統(tǒng)一的設(shè)計環(huán)境中，在模擬、射頻、混合信號、芯片級電路驗證的不同設(shè)計階段，自由切換spectre、spectrerf、ams designer和ultrasim等仿真器，如圖1所示。

    本文將著重討論如何應(yīng)用分層的全芯片晶體管級驗證工具—ultrasim，解決目前模擬/混合信號電路設(shè)計中面臨的挑戰(zhàn)。

    模擬/混合信號電路仿真面臨的挑戰(zhàn)

    隨著工藝技術(shù)的發(fā)展和競爭的壓力，主流芯片已經(jīng)從10年前的0.5微米發(fā)展到今天的0.13微米乃至90納米。先進的工藝可以讓設(shè)計者把更多、更復(fù)雜的電路模塊集成在同一硅片上，但同時也對電路仿真提出了新的挑戰(zhàn)。目前模擬/混合信號電路仿真面臨的挑戰(zhàn)主要有以下幾個方面。

    1. 急劇增長的設(shè)計復(fù)雜度，對仿真器的容量和速度提出更高的要求；

    2. 激烈的市場競爭和不斷爬升的流片費用，使如何縮短設(shè)計周期、提高流片成功率成為芯片設(shè)計中的主要問題之一；

    3. 深亞微米小尺寸效應(yīng)的影響變得更為顯著，如短/窄溝效應(yīng)對閾值電壓影響、亞閾值電流、體效應(yīng)導(dǎo)致的襯底電流等；

    4. 低信號擺幅設(shè)計中電路噪聲和交叉耦合效應(yīng)、低電源電壓下信號線和電源網(wǎng)格的電壓降和電遷移問題等；

    5. soc芯片中電源調(diào)節(jié)器導(dǎo)致電路各模塊間電源耦合增強�；旌闲盘柗抡嬗捎跀�(shù)字模塊和模擬模塊分開仿真，不能反映此類問題；

    6. 對互連線延遲、信號串?dāng)_、襯底效應(yīng)、接地噪音(ground bounce)等物理效應(yīng)的考慮，依賴于精確的后仿真結(jié)果。

    圖2：mmsim中的共享組件。

    上述問題的解決越來越依賴于全芯片晶體管級電路仿真及后仿真，而傳統(tǒng)晶體管級spice仿真器由于容量和速度的限制，通常只適用于模塊級電路設(shè)計，因此fast spice技術(shù)的引入不可避免。

    fast spice技術(shù)介紹

    為了克服第一代spice仿真工具(如spectre、pspice)在仿真容量(約50k)和速度上的缺陷，第二代spice技術(shù)即fast spice仿真器采用電路分塊、多速率、簡化模型等加速仿真技術(shù)。

    傳統(tǒng)spice仿真器將電路作為一個矩陣，隨著電路規(guī)模的增加，矩陣的求解速度顯著下降。fast spice把相關(guān)的電路模塊放在一起，將大矩陣分成許多小矩陣，減小計算量。此外，事件驅(qū)動技術(shù)可忽略不活動的電路，進一步降低運算量。

    電路分塊的另一個優(yōu)點是可采用多速率仿真。各個電路模塊往往存在不同的工作頻率，因此仿真中不同的電路塊可以采用不同的仿真步長。這樣，既可以保證高頻率的電路得到精確結(jié)果，又讓低頻率的模塊避免重復(fù)計算，降低cpu負(fù)荷。

    簡化模型技術(shù)是fast spice加速的另一項重要技術(shù)。在傳統(tǒng)電路仿真中，mosfet或bjt需要一組復(fù)雜的公式進行計算，常常耗費大量的cpu時間。而fast spice在仿真開始時先產(chǎn)生模型表格，然后進行查表，從而節(jié)省大量的時間。fast spice通過多層次簡化的模型，可以滿足不