作者：羅朝霞

    隨著微電子技術的迅猛發(fā)展，可編程邏輯器件從20世紀70年代發(fā)展至今，其結構、工藝、集成度、功能、速度、性能等方面都在不斷的改進和提高；另外，電子設計自動化eda技術的發(fā)展又為可編程邏輯器件的廣泛應用提供了有力的工具。目前，在數(shù)字系統(tǒng)設計中，已經可以借助eda工具通過軟件編程對可編程邏輯器件的硬件結構和工作方式進行重構，從而使得硬件設計兼有軟件設計的靈活性和便捷性。本文介紹一種用altera公司的可編程邏輯器件epm7032，在max＋plusⅱ開發(fā)環(huán)境下采用vhdl語言以及byteblaster在線可編程技術來實現(xiàn)自動交通控制系統(tǒng)的方法。該設計中采用的自頂向下的設計方法同樣適用于復雜數(shù)字系統(tǒng)的設計。

    1 epm7032器件的結構特點

    1．1 epm7032器件的結構

    可編程邏輯器件epm7032是基于altera公司第二代多陣列矩陣（max）結構，并采用先進的cmoseeprom技術制造的。該器件由邏輯陣列塊（lab）、可編程連線陣列（pia）和i／o控制塊等部分組成。其結構如圖1所示。

    epm7032中的每個邏輯陣列塊由16個宏單元陣列組成，其中多個邏輯陣列塊通過可編程連線陣列連接在一起。pia全局總線可由所有的專用輸入、i／o引腳以及宏單元饋入信號之中。epm7032的宏單元可以單獨地配置成時序邏輯或組合邏輯工作方式。每個宏單元又由邏輯陣列、乘積項選擇矩陣和可編程寄存器等三個功能塊組成。

    通過可編程連線陣列可把各個lab相互連接起來以構成所需的邏輯。同時，通過在pia上布線，也可把器件中任一信號源連接到其目的地。

    i／o控制塊允許每個i／o引腳單獨地配置為輸入、輸出和雙向工作方式。所有i／o引腳都有一個三態(tài)緩沖器。它們由兩個專用的低電平有效的輸出使能引腳oe1和oe2來控制。

    1．2 epm7032器件的性能特點

    可編程邏輯器件epm7032的主要特點如下：

    ●邏輯密度為600個可用門；

    ●epm7032器件可100％模仿ttl，并可將ssi、msi和lsi的邏輯功能高密度的集成，它也可以集成從pal、gal、22v10到mach和plsi器件的多種可編程邏輯器件；

    ●引腳到引腳的邏輯延遲為5．0ns，計數(shù)器工作頻率達178．6mhz；

    ●可編程宏單元觸發(fā)器具有專用清除、置位、時鐘和時鐘使能控制；

    ●可編程的擴展乘積項分配允許向每個宏單元提供多達32個乘積項；

    ●電源電壓為3．3v或5．0v；

    ●遵守pci規(guī)定；

    ●采用cmoseeprom單元實現(xiàn)邏輯功能，可實現(xiàn)各種各樣的、獨立的組合邏輯和時序邏輯功能，在設計開發(fā)和調試階段，可快速而有效地對該器件反復編程；

    ●可通過jtag接口實現(xiàn)在線編程，并能保證可編程擦除100次以上；

    ●帶有可編程保密位，可全面保護專利設計；

    ●altera公司的max＋plusⅱ（multiple arraymatrix and programmable logic user system）開發(fā)系統(tǒng)可對該器件提供軟件設計支持。

    2自動交通控制系統(tǒng)的設計與實現(xiàn)

    2．1自動交通控制系統(tǒng)的設計

    本設計采用自頂向下（top－to－down）的設計方法。該方法是一種從抽象到具體，從高層次到低層次逐步求精的分層次、分模塊的設計方法，它是數(shù)字系統(tǒng)中最常用的一種設計方法，也是基于復雜可編程器件進行系統(tǒng)設計的主要方法。該方法首先從整體上規(guī)劃了整個系統(tǒng)的功能和性能，然后對系統(tǒng)進行劃分，以將其分解為規(guī)模較小、功能較為簡單的局部模塊，并確定他們之間的相互關系。這種劃分過程可以不斷地進行下去，直到劃分所得到的單元可以映射到物理層為止。

   &nbs