作者：楊其華 袁月峰 郝敬思

        摘要：針對多種采集信號類型，設計了一種采用CPLD實現(xiàn)信號采集控制、信號處理、通訊及輸出控制等功能的復合數(shù)據(jù)采集控制板，并分析了其相關應用性能。

        關鍵詞：CLPD EPP接口 編碼器 數(shù)據(jù)采集

        在需要采集多路模擬信號、開關信號、頻率（計數(shù)）信號以及編碼器信號等的數(shù)據(jù)采集應用中，利用通用板卡構成計算機測控系統(tǒng)是可行的，但對于產(chǎn)品的批量應用，其成本與綜合性能不能令人滿意。技術成熟的CPLD芯片的應用，可以很好地將邏輯控制、數(shù)據(jù)信號處理等功能集于一身，使以往需要利用多塊信號板卡才能完成的任務整合于同一采集控制器中，從而有效地提高控制系統(tǒng)的可靠性，降低測控系統(tǒng)的實現(xiàn)成本。

        本文設計一種基于CPLD的數(shù)據(jù)采集控制板。它能實現(xiàn)信號采集與控制、信號處理、通訊及輸出控制等功能。

        1 總體設計方案

        本專用數(shù)據(jù)采集控制板利用CPLD作為主控制器，統(tǒng)一協(xié)調通道切換與數(shù)字信號處理、實現(xiàn)數(shù)據(jù)采集與接口傳輸邏輯控制。該數(shù)據(jù)采集控制板共有四種類型的信號輸入和一種開關信號量輸出。圖1給出其基本硬件模塊組成。

        利用CPLD的資源和結構特點是本設計的核心。為提高編碼器輸入信號的分辨細長，配套設計一個四倍頻電路，并在通道后端設計一個脈沖靜態(tài)計數(shù)電路，使輸入信號轉換為8bit信號掛接到采集板總線上。八路模擬輸入信號主要依靠CPLD實現(xiàn)通道切換和A/D采集，采樣數(shù)據(jù)也以8bit信號并行進入總線�？紤]到提高計數(shù)精度的要求，對兩路頻率輸入信號設計了一個動態(tài)計數(shù)電路，使計數(shù)值通過總線讀出。I/O切換控制、EPP接口電路等都按一定的邏輯要求采用同一CPLD元件來實現(xiàn)。如此可使硬件電路十分簡單，并有利于上位機編程實現(xiàn)。

        2 數(shù)據(jù)接口

        根據(jù)IEEE1284標準，在標準并行口（SPP）、增強并行口（EPP）和擴展并行口（ECP）三種模式中，EPP模式既具有雙向數(shù)據(jù)傳輸功能，又具有較高的數(shù)據(jù)傳輸能力，且編程操作相對容易，最適合在數(shù)據(jù)采集系統(tǒng)中使用。

        從硬件設計角度考慮，EPP接口的主要功能之一是將采集到的數(shù)據(jù)上傳給微型計算機或將開關控制命令下載到采集控制板（數(shù)據(jù)流對應8bit數(shù)據(jù)端口）；之二是實現(xiàn)硬件接口之間的信號通訊握手（控制狀態(tài)對應其它I/O端口）。EPP協(xié)議定義了四種數(shù)據(jù)傳輸基本操作：數(shù)據(jù)讀、數(shù)據(jù)寫、地址讀、地址寫。工作時首先寫入I/O鎖存地址即模塊操作的I/O地址，然后進行相應的讀出或寫入操作。如果不需I/O地址變化，那么就不再進行I/O地址鎖存操作。EPP模式下一共定義17根信號線，除8根雙向地址線和數(shù)據(jù)復用線外，還有輸出控制信號線WRITE、DSTROBE、ASTROBE、INIT，其中WRITE、DSTROBE和ASTROBE用于表示數(shù)據(jù)讀寫操作。WRITE為低時表示正在進行操作，DSTROBE為低表示進行數(shù)據(jù)操作，而ASTROBE為低則表示進行地址操作。EPP的INIT信號用來復位打印機，本設計用來預置光電編碼器的初始計數(shù)值。另外還有五根狀態(tài)信號線。WAIT信號由外設發(fā)出，高電平表示正在進行讀寫操作，低電平表示操作完成。但本設計沒有利用該信號，因為前面三個讀寫信號已完全能滿足要求。MAX197數(shù)據(jù)轉換結束信號EOC連接到并口的SELECT線上，主機查詢到SELECT線為低時，表示一次A/D轉換結束，可以讀取轉換結果。其余三根狀態(tài)線空置作為備用。

        根據(jù)IEEE1284標準對EPP模式的地址、數(shù)據(jù)讀寫操作的規(guī)定，可采用圖2的邏輯結構分別實現(xiàn)地址寫、數(shù)據(jù)寫和數(shù)據(jù)讀。在圖2中，輸入信號中的STB表示寫信號，ASTB表示地址寫信號，DSTB表示數(shù)據(jù)寫信號；輸出信號中Add_WR表示地址寫信號、高電平有效，Add_WRN表示地址寫信號、低電平有效，Data_WR表示數(shù)據(jù)寫信號、高電平有效、Data_WRN表示數(shù)據(jù)寫信號、低電平有效；Data_RD表示數(shù)據(jù)讀信號。如此設計的目的是使該接口能方便地適應各種邏輯器件的操作要求。圖3給出了采用MAXPLUS軟件對上述邏輯信號進行仿真的操作時序波形。