基于L64724的衛(wèi)星解碼機頂盒設(shè)計
發(fā)布時間:2007/8/30 0:00:00 訪問次數(shù):602
摘要：分析了LSI公司生產(chǎn)的L64724數(shù)字視頻衛(wèi)星解碼芯片的內(nèi)部電路功能和性能特點，給出了L64724的內(nèi)部結(jié)構(gòu)和引腳功能。提出了用L64724實現(xiàn)衛(wèi)星解碼機頂盒電路的實現(xiàn)方案，并結(jié)合開發(fā)實際指出了該電路的功能和設(shè)計參數(shù)的配置方法。
關(guān)鍵詞：衛(wèi)星解碼機頂盒 可編程 L64724
1 概述
數(shù)字壓縮技術(shù)的發(fā)展，為衛(wèi)星數(shù)字視頻廣播提供了有力的技術(shù)支持。目前雖然尚未形成全球公認(rèn)的標(biāo)準(zhǔn)，但歐洲D(zhuǎn)VB-S的提出，無疑是一種可資參考的方案。L64724正是基于這一標(biāo)準(zhǔn)由LSI公司推出的一種性能較全面的數(shù)字視頻衛(wèi)星解碼芯片。
對系統(tǒng)設(shè)計者來講，L64724能以最低的成本實現(xiàn)最大集成度和靈活性，而且在使用時外接元件最少。
2 性能特點
L64724具有以下特性：
●可支持DVB和DSS系統(tǒng)；
●BPSK/QPSK速率可達45兆波特；
●內(nèi)有滾降系數(shù)為20%和35%的平方根升余弦匹配濾波器；
●具有可工作在1～45兆波特之間的反失真濾器，無須切換至外接SAM或低通濾波器；
●可在片進行數(shù)字時鐘同步和數(shù)字載波同步；
●能通過芯片上的微控制器自動獲取解調(diào)模式和調(diào)諧控制；
●可用集成鎖相環(huán)保證時鐘同步；
●具有快速信道切換模式；
●內(nèi)含自動增益控制電源；
●內(nèi)含可編程維特比譯碼模塊，包括1/2，2/3，3/4，5/6，6/7，7/8等各種速率，并能實現(xiàn)自動同步；
●內(nèi)含（204/188），（146/130）RS譯碼器；
●可編程實現(xiàn)解交織、RS譯碼和解擾的同步；
●對信道性能檢測可自動監(jiān)控；
●卷積解交織的深度為12；
●其串行主機接口與LSI邏輯串行控制總線接口兼容；
●具有降壓模式。
3 L64724的內(nèi)部結(jié)構(gòu)和引腳說明
3.1 內(nèi)部結(jié)構(gòu)
圖1所示是L64724的內(nèi)部功能圖，它主要包含兩個模塊：BPSK/QPSK解調(diào)器和FEC譯碼器。圖1中，數(shù)據(jù)和地址總線以上的部分為BPSK/QPSK解調(diào)器，以下為FEC譯碼器。
BPSK/QPSK解調(diào)器是從相位解調(diào)制的模擬信號中抽取數(shù)字信號。
FEC譯碼模塊是一個完整的采用維特比內(nèi)碼和RS外碼的前向糾錯譯碼器。該譯碼器包含了所有可能的同步，以及解交織和解擾功能。
3.2 封裝及管腳說明
L64724有100-腳PQFP和80-腳TQFP兩種封裝形式。表1所列是常用的關(guān)鍵管腳說明。
表1 L64724的管腳說明
| 管&n
摘要：分析了LSI公司生產(chǎn)的L64724數(shù)字視頻衛(wèi)星解碼芯片的內(nèi)部電路功能和性能特點，給出了L64724的內(nèi)部結(jié)構(gòu)和引腳功能。提出了用L64724實現(xiàn)衛(wèi)星解碼機頂盒電路的實現(xiàn)方案，并結(jié)合開發(fā)實際指出了該電路的功能和設(shè)計參數(shù)的配置方法。 關(guān)鍵詞：衛(wèi)星解碼機頂盒 可編程 L64724 1 概述 數(shù)字壓縮技術(shù)的發(fā)展，為衛(wèi)星數(shù)字視頻廣播提供了有力的技術(shù)支持。目前雖然尚未形成全球公認(rèn)的標(biāo)準(zhǔn)，但歐洲D(zhuǎn)VB-S的提出，無疑是一種可資參考的方案。L64724正是基于這一標(biāo)準(zhǔn)由LSI公司推出的一種性能較全面的數(shù)字視頻衛(wèi)星解碼芯片。 對系統(tǒng)設(shè)計者來講，L64724能以最低的成本實現(xiàn)最大集成度和靈活性，而且在使用時外接元件最少。 2 性能特點 L64724具有以下特性： ●可支持DVB和DSS系統(tǒng)； ●BPSK/QPSK速率可達45兆波特； ●內(nèi)有滾降系數(shù)為20%和35%的平方根升余弦匹配濾波器； ●具有可工作在1～45兆波特之間的反失真濾器，無須切換至外接SAM或低通濾波器； ●可在片進行數(shù)字時鐘同步和數(shù)字載波同步； ●能通過芯片上的微控制器自動獲取解調(diào)模式和調(diào)諧控制； ●可用集成鎖相環(huán)保證時鐘同步； ●具有快速信道切換模式； ●內(nèi)含自動增益控制電源； ●內(nèi)含可編程維特比譯碼模塊，包括1/2，2/3，3/4，5/6，6/7，7/8等各種速率，并能實現(xiàn)自動同步； ●內(nèi)含（204/188），（146/130）RS譯碼器； ●可編程實現(xiàn)解交織、RS譯碼和解擾的同步； ●對信道性能檢測可自動監(jiān)控； ●卷積解交織的深度為12； ●其串行主機接口與LSI邏輯串行控制總線接口兼容； ●具有降壓模式。 3 L64724的內(nèi)部結(jié)構(gòu)和引腳說明 3.1 內(nèi)部結(jié)構(gòu) 圖1所示是L64724的內(nèi)部功能圖，它主要包含兩個模塊：BPSK/QPSK解調(diào)器和FEC譯碼器。圖1中，數(shù)據(jù)和地址總線以上的部分為BPSK/QPSK解調(diào)器，以下為FEC譯碼器。 BPSK/QPSK解調(diào)器是從相位解調(diào)制的模擬信號中抽取數(shù)字信號。 FEC譯碼模塊是一個完整的采用維特比內(nèi)碼和RS外碼的前向糾錯譯碼器。該譯碼器包含了所有可能的同步，以及解交織和解擾功能。 3.2 封裝及管腳說明 L64724有100-腳PQFP和80-腳TQFP兩種封裝形式。表1所列是常用的關(guān)鍵管腳說明。 |
公網(wǎng)安備44030402000607
