浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術(shù)資料 » 接口電路

基于FPGA的液晶顯示接口設(shè)計

發(fā)布時間:2008/5/26 0:00:00 訪問次數(shù):534

        

    

    

    來源:電子元器件應(yīng)用 作者:張紅娜 胡榮強等

    

    引言

    在小規(guī)模圖形液晶顯示模塊上使用液晶顯示驅(qū)動控制器組成液晶顯示驅(qū)動和控制系統(tǒng),是當(dāng)今低成本,低功耗,高集成化設(shè)計的最好選擇,sed1520是當(dāng)前最常用的一種液晶顯示驅(qū)動控制器,這類圖形液晶顯示模塊的規(guī)模為32行,本文用到的液晶模塊cm12232即是內(nèi)置sed1520的液晶顯示模塊,該模塊的驅(qū)動控制系統(tǒng)由兩片sed1520組成。

    fpga即現(xiàn)場可編程門陣列器件,這是一種超大規(guī)模集成電路,具有在電路可重配置的能力(in circuit reconfigurable,icr)。設(shè)計者設(shè)計的邏輯可在編譯、適配后變成網(wǎng)絡(luò)表下載到fpga芯片上之后,fpga即可執(zhí)行設(shè)計的邏輯功能。因此,fpga在芯片控制、接口邏輯設(shè)計等各個方面的應(yīng)用越來越廣泛。

    系統(tǒng)硬件設(shè)計

    本方案采用的fpga為alter公司的acex1k30芯片,它可提供系統(tǒng)的時鐘及讀寫控制,acex系列的fpga由邏輯陣列塊lab(logic array block)、嵌入式陣列塊eab(embedded array block)、快速互聯(lián)以及io單元構(gòu)成,每個邏輯陣列塊包含8個邏輯單元le(logic element)和一個局部互聯(lián)[1]。每個邏輯單元則由一個4輸入查找表(lut)、一個可編程觸發(fā)器、快速進位鏈、級連鏈組成,多個lab和多個eab則可通過快速通道互相連接。eab是acex系列器件在結(jié)構(gòu)設(shè)計上的一個重要部件,他是輸入端口和輸出端口都帶有觸發(fā)器的一種靈活的ram塊,其主要功能是實現(xiàn)一些規(guī)模不太大的fifo、rom、ram和雙端口ram等。在本液晶顯示接口電路中,eab主要用宏功能模塊實現(xiàn)片上rom。它通過調(diào)用fpga上的eab資源來實現(xiàn)漢字的顯示和字符的存儲,并根據(jù)控制信號產(chǎn)生的地址值從rom中讀取字符值,然后送lcd顯示器進行顯示。

    由于所用的圖形點陣液晶塊內(nèi)置有sed1520控制器,所以,其電路特性實際上就是sed1520的電路特性。sed1520的主要特性如下[2]:

    

    具有液晶顯示行驅(qū)動器,具有16路行驅(qū)動輸出,并可級聯(lián)實現(xiàn)32行驅(qū)動。

    具有液晶顯示列驅(qū)動器,共有61路列驅(qū)動輸出。

    內(nèi)置時序發(fā)生器,其占空比可設(shè)置為1/16和1/32兩種。

    內(nèi)藏顯示存儲器,顯示存儲器內(nèi)的數(shù)據(jù)可直接顯示,"1"為顯示,"0"為不顯示。

    接口總線時序可適配8080系列或m6800系列,并可直接與計算機接口。

    操作簡單,有13條控制指令。

    采用cmos工藝,可在電壓低至2.4-7.0v時正常工作,功耗僅30μw。

    本設(shè)計所用的字符液晶模塊cm12232由兩塊sed1520級連驅(qū)動,其中一個工作在主工作方式下,另一個工作在從方式下,主工作方式sed1520負(fù)責(zé)上半屏16行的驅(qū)動和左半屏的61列驅(qū)動,從工作方式的sed1520則負(fù)責(zé)下半屏16行的驅(qū)動和右半屏的61列驅(qū)動,使能信號e1、e2用來區(qū)分具體控制的是那一片sed1520,其系統(tǒng)的硬件連接圖如圖1所示。

    由圖1可見,該系統(tǒng)的硬件部分連接十分簡單,其中fpga部分沒畫出,而液晶與fpga的接口則可直接以網(wǎng)表的形式給出,將它們直接與fpga的普通i/o引腳相連即可。

    系統(tǒng)的軟件接口實現(xiàn)

    具體實現(xiàn)的重點是如何從存放有字符的rom塊中讀出數(shù)據(jù),并按照液晶的時序正確的寫入,在介紹具體實現(xiàn)方法前,首先要熟悉sed1520的指令。

    sed1520的控制指令表

    

    

    

    

    

    

    sed1520的幾種主要的控制指令格式如下:

    (1)復(fù)位格式(reset)

    

    該指令用于實現(xiàn)sed1520的軟件復(fù)位。該指令執(zhí)行時,顯示起始行寄存器清零,接著列地址指針清零,之后頁地址寄存器置為"3"。

    (2)休閑狀態(tài)設(shè)置(statis drive on/off)

    

    該指令是休閑狀態(tài)的軟件開關(guān),當(dāng)s=1時,sed1520進入休閑狀態(tài);當(dāng)s=0時,sed1520將中止或退出休閑狀態(tài)。

&

        

    

    

    來源:電子元器件應(yīng)用 作者:張紅娜 胡榮強等

    

    引言

    在小規(guī)模圖形液晶顯示模塊上使用液晶顯示驅(qū)動控制器組成液晶顯示驅(qū)動和控制系統(tǒng),是當(dāng)今低成本,低功耗,高集成化設(shè)計的最好選擇,sed1520是當(dāng)前最常用的一種液晶顯示驅(qū)動控制器,這類圖形液晶顯示模塊的規(guī)模為32行,本文用到的液晶模塊cm12232即是內(nèi)置sed1520的液晶顯示模塊,該模塊的驅(qū)動控制系統(tǒng)由兩片sed1520組成。

    fpga即現(xiàn)場可編程門陣列器件,這是一種超大規(guī)模集成電路,具有在電路可重配置的能力(in circuit reconfigurable,icr)。設(shè)計者設(shè)計的邏輯可在編譯、適配后變成網(wǎng)絡(luò)表下載到fpga芯片上之后,fpga即可執(zhí)行設(shè)計的邏輯功能。因此,fpga在芯片控制、接口邏輯設(shè)計等各個方面的應(yīng)用越來越廣泛。

    系統(tǒng)硬件設(shè)計

    本方案采用的fpga為alter公司的acex1k30芯片,它可提供系統(tǒng)的時鐘及讀寫控制,acex系列的fpga由邏輯陣列塊lab(logic array block)、嵌入式陣列塊eab(embedded array block)、快速互聯(lián)以及io單元構(gòu)成,每個邏輯陣列塊包含8個邏輯單元le(logic element)和一個局部互聯(lián)[1]。每個邏輯單元則由一個4輸入查找表(lut)、一個可編程觸發(fā)器、快速進位鏈、級連鏈組成,多個lab和多個eab則可通過快速通道互相連接。eab是acex系列器件在結(jié)構(gòu)設(shè)計上的一個重要部件,他是輸入端口和輸出端口都帶有觸發(fā)器的一種靈活的ram塊,其主要功能是實現(xiàn)一些規(guī)模不太大的fifo、rom、ram和雙端口ram等。在本液晶顯示接口電路中,eab主要用宏功能模塊實現(xiàn)片上rom。它通過調(diào)用fpga上的eab資源來實現(xiàn)漢字的顯示和字符的存儲,并根據(jù)控制信號產(chǎn)生的地址值從rom中讀取字符值,然后送lcd顯示器進行顯示。

    由于所用的圖形點陣液晶塊內(nèi)置有sed1520控制器,所以,其電路特性實際上就是sed1520的電路特性。sed1520的主要特性如下[2]:

    

    具有液晶顯示行驅(qū)動器,具有16路行驅(qū)動輸出,并可級聯(lián)實現(xiàn)32行驅(qū)動。

    具有液晶顯示列驅(qū)動器,共有61路列驅(qū)動輸出。

    內(nèi)置時序發(fā)生器,其占空比可設(shè)置為1/16和1/32兩種。

    內(nèi)藏顯示存儲器,顯示存儲器內(nèi)的數(shù)據(jù)可直接顯示,"1"為顯示,"0"為不顯示。

    接口總線時序可適配8080系列或m6800系列,并可直接與計算機接口。

    操作簡單,有13條控制指令。

    采用cmos工藝,可在電壓低至2.4-7.0v時正常工作,功耗僅30μw。

    本設(shè)計所用的字符液晶模塊cm12232由兩塊sed1520級連驅(qū)動,其中一個工作在主工作方式下,另一個工作在從方式下,主工作方式sed1520負(fù)責(zé)上半屏16行的驅(qū)動和左半屏的61列驅(qū)動,從工作方式的sed1520則負(fù)責(zé)下半屏16行的驅(qū)動和右半屏的61列驅(qū)動,使能信號e1、e2用來區(qū)分具體控制的是那一片sed1520,其系統(tǒng)的硬件連接圖如圖1所示。

    由圖1可見,該系統(tǒng)的硬件部分連接十分簡單,其中fpga部分沒畫出,而液晶與fpga的接口則可直接以網(wǎng)表的形式給出,將它們直接與fpga的普通i/o引腳相連即可。

    系統(tǒng)的軟件接口實現(xiàn)

    具體實現(xiàn)的重點是如何從存放有字符的rom塊中讀出數(shù)據(jù),并按照液晶的時序正確的寫入,在介紹具體實現(xiàn)方法前,首先要熟悉sed1520的指令。

    sed1520的控制指令表

    

    

    

    

    

    

    sed1520的幾種主要的控制指令格式如下:

    (1)復(fù)位格式(reset)

    

    該指令用于實現(xiàn)sed1520的軟件復(fù)位。該指令執(zhí)行時,顯示起始行寄存器清零,接著列地址指針清零,之后頁地址寄存器置為"3"。

    (2)休閑狀態(tài)設(shè)置(statis drive on/off)

    

    該指令是休閑狀態(tài)的軟件開關(guān),當(dāng)s=1時,sed1520進入休閑狀態(tài);當(dāng)s=0時,sed1520將中止或退出休閑狀態(tài)。

&

相關(guān)IC型號

熱門點擊

 

推薦技術(shù)資料

耳機放大器
    為了在聽音樂時不影響家人,我萌生了做一臺耳機放大器的想... [詳細(xì)]
版權(quán)所有:51dzw.COM
深圳服務(wù)熱線:13692101218  13751165337
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
付款方式


 復(fù)制成功!