一種基于CPLD的單片機(jī)與PCI接口設(shè)計(jì)解決方案
發(fā)布時(shí)間:2008/5/26 0:00:00 訪問次數(shù):647
    
    
    來(lái)源:微計(jì)算機(jī)信息 作者:高建華
    
    0 引言
    
    8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與pci總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線,8位數(shù)據(jù)端口,而pci總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用ad[3~0]外,還有frame、irdy、trdy等重要的信號(hào)線。讓單片機(jī)有限的i/o端口來(lái)直接控制如此眾多的信號(hào)線是不可能的。一種可行的方案就是利用cpld作為溝通單片機(jī)與pci設(shè)備間的橋梁,充分利用cpld中i/o資源豐富、用戶可自定制邏輯的優(yōu)勢(shì),來(lái)幫助單片機(jī)完成與pci設(shè)備間的通信任務(wù)。
    
    1 pci接口設(shè)計(jì)原理
    
    1.1 pci總線協(xié)議簡(jiǎn)介
    
    這里只討論pci總線2.0協(xié)議,其它協(xié)議僅僅是在2.0的基礎(chǔ)上作了一些擴(kuò)展,僅就單片機(jī)與pci設(shè)備間的通信來(lái)說(shuō),意義不大。pci總線是高性能局部總線,工作頻率0~33mhz,可同時(shí)支持多組外圍設(shè)備。在這里,我們只關(guān)心單片機(jī)與一個(gè)pci設(shè)備間通信的情況,而且是以單片機(jī)與cpld一方作為主控方,另一方作為pci從設(shè)備。這樣做的目的是為了簡(jiǎn)化問題,降低系統(tǒng)造價(jià)。
    
    pci總線上信號(hào)線雖然多,但并不是每個(gè)信號(hào)都要用到。實(shí)際上pci設(shè)備也并不會(huì)支持所有的信號(hào)線,比如錯(cuò)誤報(bào)告信號(hào)perr與serr在網(wǎng)卡中就不支持。我們可以針對(duì)具體的應(yīng)用選擇支持其中部分信號(hào)線,還有一些信號(hào)線可以直接連電源或接地。下面簡(jiǎn)單介紹一下常用信號(hào)線的功能。
    
    ad[31~0]:地址數(shù)據(jù)多路復(fù)用信號(hào)。在frame有效的第一個(gè)周期為地址,在irdy與trdy同時(shí)有效的時(shí)候?yàn)閿?shù)據(jù)。
    
    c/be[3~0]:總線命令與字節(jié)使能控制信號(hào)。在地址中傳輸?shù)氖强偩命令;在數(shù)據(jù)期內(nèi)是字節(jié)使能控制信號(hào),表示ad[31~0]中哪些字節(jié)是有效數(shù)據(jù)。以下是總線命令編碼的說(shuō)明:
    
     c/be[30]# 命令類型說(shuō)明c/be[30]# 命令類型說(shuō)明
    
     0 0 0 0 中斷應(yīng)答 1 0 0 0 保留
    
     0 0 0 1 特殊周期 1 0 0 1 保留
    
     0 0 1 0 i/o讀1 0 1 0 配置讀
    
     0 0 1 1 i/o寫1 0 1 1 配置寫
    
     0 1 0 0 保留 1 1 0 0 存儲(chǔ)器多行讀
    
     0 1 0 1 保留 1 1 0 1 雙地址周期
    
     0 1 1 0 存儲(chǔ)器讀 1 1 1 0 存儲(chǔ)器一行讀
    
     0 1 1 1 存儲(chǔ)器寫 1 1 1 1 存儲(chǔ)器寫并無(wú)效
    
    pci總線上所有的數(shù)據(jù)傳輸基本上都由以下三條信號(hào)線控制。
    
    frame:幀周期信號(hào)。由主設(shè)備驅(qū)動(dòng),表示一次訪問的開始和持續(xù)時(shí)間,frame有效時(shí)(0為有效,下同),表示數(shù)據(jù)傳輸進(jìn)行中,失效后,為數(shù)據(jù)傳輸最后一個(gè)周期。
    
    ird:主設(shè)備準(zhǔn)備好信號(hào)。由主設(shè)備驅(qū)動(dòng),表示主設(shè)備已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳輸。
    
    trdy:從設(shè)備準(zhǔn)備好信號(hào)。由從設(shè)備驅(qū)動(dòng),表示從設(shè)備已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳輸。當(dāng)irdy與trdy同時(shí)有效時(shí),數(shù)據(jù)傳輸才會(huì)真正發(fā)生。
    
    另外,還有idsel信號(hào)用來(lái)在配置空間讀寫期間作為片選信號(hào)。對(duì)于只有一個(gè)pci從設(shè)備的情況,它總可以接高電平。idsel信號(hào)由從設(shè)備驅(qū)動(dòng),表示該設(shè)備已成為當(dāng)前訪問的從設(shè)備,可以不理會(huì)。
    
    在pci總線上進(jìn)行讀寫操作時(shí),pci總線上的各種信號(hào)除了rst、irq、irqc、irq之外,只有時(shí)鐘的下降沿信號(hào)會(huì)發(fā)生變化,而在時(shí)鐘上升沿信號(hào)必須保持穩(wěn)定。
    
    1.2 cpld設(shè)計(jì)規(guī)劃
    
    
    
    
    來(lái)源:微計(jì)算機(jī)信息 作者:高建華
    
    0 引言
    
    8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與pci總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線,8位數(shù)據(jù)端口,而pci總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用ad[3~0]外,還有frame、irdy、trdy等重要的信號(hào)線。讓單片機(jī)有限的i/o端口來(lái)直接控制如此眾多的信號(hào)線是不可能的。一種可行的方案就是利用cpld作為溝通單片機(jī)與pci設(shè)備間的橋梁,充分利用cpld中i/o資源豐富、用戶可自定制邏輯的優(yōu)勢(shì),來(lái)幫助單片機(jī)完成與pci設(shè)備間的通信任務(wù)。
    
    1 pci接口設(shè)計(jì)原理
    
    1.1 pci總線協(xié)議簡(jiǎn)介
    
    這里只討論pci總線2.0協(xié)議,其它協(xié)議僅僅是在2.0的基礎(chǔ)上作了一些擴(kuò)展,僅就單片機(jī)與pci設(shè)備間的通信來(lái)說(shuō),意義不大。pci總線是高性能局部總線,工作頻率0~33mhz,可同時(shí)支持多組外圍設(shè)備。在這里,我們只關(guān)心單片機(jī)與一個(gè)pci設(shè)備間通信的情況,而且是以單片機(jī)與cpld一方作為主控方,另一方作為pci從設(shè)備。這樣做的目的是為了簡(jiǎn)化問題,降低系統(tǒng)造價(jià)。
    
    pci總線上信號(hào)線雖然多,但并不是每個(gè)信號(hào)都要用到。實(shí)際上pci設(shè)備也并不會(huì)支持所有的信號(hào)線,比如錯(cuò)誤報(bào)告信號(hào)perr與serr在網(wǎng)卡中就不支持。我們可以針對(duì)具體的應(yīng)用選擇支持其中部分信號(hào)線,還有一些信號(hào)線可以直接連電源或接地。下面簡(jiǎn)單介紹一下常用信號(hào)線的功能。
    
    ad[31~0]:地址數(shù)據(jù)多路復(fù)用信號(hào)。在frame有效的第一個(gè)周期為地址,在irdy與trdy同時(shí)有效的時(shí)候?yàn)閿?shù)據(jù)。
    
    c/be[3~0]:總線命令與字節(jié)使能控制信號(hào)。在地址中傳輸?shù)氖强偩命令;在數(shù)據(jù)期內(nèi)是字節(jié)使能控制信號(hào),表示ad[31~0]中哪些字節(jié)是有效數(shù)據(jù)。以下是總線命令編碼的說(shuō)明:
    
     c/be[30]# 命令類型說(shuō)明c/be[30]# 命令類型說(shuō)明
    
     0 0 0 0 中斷應(yīng)答 1 0 0 0 保留
    
     0 0 0 1 特殊周期 1 0 0 1 保留
    
     0 0 1 0 i/o讀1 0 1 0 配置讀
    
     0 0 1 1 i/o寫1 0 1 1 配置寫
    
     0 1 0 0 保留 1 1 0 0 存儲(chǔ)器多行讀
    
     0 1 0 1 保留 1 1 0 1 雙地址周期
    
     0 1 1 0 存儲(chǔ)器讀 1 1 1 0 存儲(chǔ)器一行讀
    
     0 1 1 1 存儲(chǔ)器寫 1 1 1 1 存儲(chǔ)器寫并無(wú)效
    
    pci總線上所有的數(shù)據(jù)傳輸基本上都由以下三條信號(hào)線控制。
    
    frame:幀周期信號(hào)。由主設(shè)備驅(qū)動(dòng),表示一次訪問的開始和持續(xù)時(shí)間,frame有效時(shí)(0為有效,下同),表示數(shù)據(jù)傳輸進(jìn)行中,失效后,為數(shù)據(jù)傳輸最后一個(gè)周期。
    
    ird:主設(shè)備準(zhǔn)備好信號(hào)。由主設(shè)備驅(qū)動(dòng),表示主設(shè)備已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳輸。
    
    trdy:從設(shè)備準(zhǔn)備好信號(hào)。由從設(shè)備驅(qū)動(dòng),表示從設(shè)備已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳輸。當(dāng)irdy與trdy同時(shí)有效時(shí),數(shù)據(jù)傳輸才會(huì)真正發(fā)生。
    
    另外,還有idsel信號(hào)用來(lái)在配置空間讀寫期間作為片選信號(hào)。對(duì)于只有一個(gè)pci從設(shè)備的情況,它總可以接高電平。idsel信號(hào)由從設(shè)備驅(qū)動(dòng),表示該設(shè)備已成為當(dāng)前訪問的從設(shè)備,可以不理會(huì)。
    
    在pci總線上進(jìn)行讀寫操作時(shí),pci總線上的各種信號(hào)除了rst、irq、irqc、irq之外,只有時(shí)鐘的下降沿信號(hào)會(huì)發(fā)生變化,而在時(shí)鐘上升沿信號(hào)必須保持穩(wěn)定。
    
    1.2 cpld設(shè)計(jì)規(guī)劃
    
    
熱門點(diǎn)擊
- 基于ISP1581型接口電路的USB2.0接
- 用CP2101將USB口擴(kuò)展成串口
- HIN2xxE系列RS-232收發(fā)器的原理及
- Renesas高ESD容忍度雙向齊納二極管
- LAN91C111型控制器在嵌入式以太網(wǎng)接口
- NS恒流發(fā)光二極管驅(qū)動(dòng)器
- Fairchild的30V同步降壓芯片組
- 諾基亞篤定DVB-H為手機(jī)電視主流
- 主要IC產(chǎn)地解除多芯片封裝關(guān)稅
- 廠商曝英特爾造假內(nèi)幕稱改裝CPU是公開秘密
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究