引 言

    使用ieeel394接口總線實(shí)現(xiàn)高速信號(hào)傳輸，雖然能夠滿足較高的數(shù)據(jù)傳輸率(196.608 mb/s)，但是這種方案存在一定的缺陷，如設(shè)計(jì)復(fù)雜、成本高、通用化水平低、不能直接與pc機(jī)進(jìn)行數(shù)據(jù)通信等。當(dāng)采用rs-232(最高達(dá)到20 kb/s)或rs-485(o.11～14.4 kb/s)串行總線時(shí)，雖然連接方便，成本低廉，可是帶寬有限，傳輸速度過慢，不能組成高效的實(shí)時(shí)信號(hào)處理網(wǎng)絡(luò)。本文給出了一種使用usb總線構(gòu)成的電網(wǎng)諧波分析系統(tǒng)的設(shè)計(jì)方案。設(shè)計(jì)中，采用電流互感器提取交流網(wǎng)絡(luò)中的電流信號(hào)，ad7492把采樣信號(hào)變換成離散的數(shù)字量，使用高速的fpga做快速傅里葉運(yùn)算(fft)得到基波和頻率為基波頻率整數(shù)倍的多次諧波幅值和相位。pdiusbl2 usb接口芯片與廉價(jià)單片機(jī)89c51組成usb通信接口設(shè)備，連接pc上位機(jī)形成多線路實(shí)時(shí)諧波分析系統(tǒng)。

    1 系統(tǒng)總體設(shè)計(jì)

    系統(tǒng)總體結(jié)構(gòu)如圖1所示。

    該系統(tǒng)從結(jié)構(gòu)上分為電流互感采樣單元、a/d采樣單元、fft運(yùn)算處理單元、控制單元和usb網(wǎng)絡(luò)接口單元。電流采樣單元負(fù)責(zé)將輸入的電力網(wǎng)絡(luò)電流信號(hào)線性變換為10 ma的電流信號(hào)，并對(duì)信號(hào)進(jìn)行電壓轉(zhuǎn)換；a/d采樣單元對(duì)從電流互感器輸出的模擬信號(hào)每周波采樣256點(diǎn)，變換成12位的數(shù)字量；fft運(yùn)算處理單元負(fù)責(zé)處理a/d采樣單元輸出的數(shù)字量，進(jìn)行256點(diǎn)fft變換運(yùn)算；網(wǎng)絡(luò)接口單元負(fù)責(zé)提供usb網(wǎng)絡(luò)通信的硬件電路；nios控制單元負(fù)責(zé)系統(tǒng)各單元的控制，如控制a/d采樣單元的采樣頻率和采樣的啟動(dòng)及停止、fft運(yùn)算處理單元的控制和數(shù)據(jù)傳輸、usb總線的通信控制等。

    2 系統(tǒng)的具體實(shí)現(xiàn)

    電流互感采樣單元是該系統(tǒng)的關(guān)系環(huán)節(jié)之一，其性能直接決定整個(gè)系統(tǒng)能達(dá)到的精度等級(jí)。電流互感器變化的誤差試驗(yàn)應(yīng)由制造廠在出廠試驗(yàn)時(shí)完成或在試驗(yàn)室進(jìn)行。電流互感器變比現(xiàn)場試驗(yàn)屬于檢查性質(zhì)，不考慮上述影響電流互感器變比誤差的原因，而重點(diǎn)檢查匝數(shù)比。根據(jù)電工原理，匝數(shù)比等于電壓比或電流比的倒數(shù)。因此測量電壓比和測量電流比都可以計(jì)算出匝數(shù)比，如圖2所示。

    a/d采樣單元采用了analog devices公司的ad7492單通道高速12位并行輸出采樣芯片。該芯片使用逐次逼進(jìn)式a/d轉(zhuǎn)換，可以在2.7～5.25 v的電壓下工作，其數(shù)據(jù)通過率高達(dá)1 msps。它內(nèi)含一個(gè)低噪聲、寬頻帶的跟蹤/保持放大器，可以處理高達(dá)10 mhz的寬頻信號(hào)。所以該采樣芯片能較好滿足本系統(tǒng)的精度要求，如圖3所示。

    fft運(yùn)算處理單元基于一塊altera公司的stratix系列芯片的epls25。該芯片內(nèi)嵌乘加結(jié)構(gòu)的dsp塊(包括硬件乘法器/硬件累加器和流水線結(jié)構(gòu))，可以完成較為耗費(fèi)資源的乘法器單元。同時(shí)，該器件也包含有大量存儲(chǔ)單元，內(nèi)嵌三級(jí)存儲(chǔ)單元，并自帶奇偶校驗(yàn)從而可保證旋轉(zhuǎn)因子的精度。fft運(yùn)算處理單元采用多層并行流水線技術(shù)，工作在40 mhz的頻率下，可以在1 ms內(nèi)完成8路工頻輸入信號(hào)的256點(diǎn)fft運(yùn)算處理。stratix系列芯片的軟件開發(fā)平臺(tái)為altera公司的quartusii，具有強(qiáng)大的硬件仿真和邏輯分析功能，它可以很容易將vhdl程序燒寫到fpga中。在編程時(shí)，也可采用megawizard的方法指定用dsp模塊產(chǎn)生乘法器，用這種乘法器來做蝶形運(yùn)算，用多個(gè)蝶形來構(gòu)成fft運(yùn)算級(jí)。本設(shè)計(jì)中fft處理單元原理如圖4所示。

    在設(shè)計(jì)fft定點(diǎn)浮點(diǎn)運(yùn)算取舍時(shí)，針對(duì)本系統(tǒng)采樣源的特點(diǎn)，高頻域的單頻干擾問題不明顯，不需要超高精度的苛刻指標(biāo)。使用定點(diǎn)數(shù)時(shí)，系統(tǒng)結(jié)構(gòu)相對(duì)簡單、運(yùn)算速度快，故本系統(tǒng)采用此方案。fft處理核采用先進(jìn)的多層并行流水線技術(shù)，可以在1 ms內(nèi)完成8路256點(diǎn)的fft運(yùn)算。

    nios控制單元實(shí)際包含兩大部分，即采樣控制邏輯部分和fft運(yùn)算控制部分。采樣邏輯部分負(fù)責(zé)ad7492的讀數(shù)據(jù)邏輯控制。fft運(yùn)算控制部分包括fft控制邏輯、采樣數(shù)據(jù)緩存、fft處理核與讀取結(jié)果存儲(chǔ)fifo控制。從ad7492輸出的12位采樣數(shù)據(jù)，首先暫存于采樣數(shù)據(jù)緩存中，然后fft處理核從該緩存中讀取數(shù)據(jù)進(jìn)行處理，處理完畢的數(shù)據(jù)發(fā)送到隊(duì)列寄存器fifo中。fft控制邏輯單元向nios處理器申請(qǐng)中斷，nios處理器響應(yīng)中斷，并向fft控制邏輯單元發(fā)送讀信號(hào)。然后，將fifo中的處理結(jié)果傳輸?shù)絥ios處理器中，經(jīng)過存儲(chǔ)后，通過usb網(wǎng)絡(luò)接口單元轉(zhuǎn)移到usb總線，最終傳輸至pc上位機(jī)實(shí)現(xiàn)諧波分析。

    usb網(wǎng)絡(luò)接口單元是由at89s51單片機(jī)芯片和pdiusbi2 usb接口芯片構(gòu)成，如圖5所示。pdiusbl2芯片提供了標(biāo)準(zhǔn)u