西安電子科技大學(xué)微電子研究所　汪友寶，馬佩軍，郝　躍

　　摘　要：分析了存儲器產(chǎn)生錯誤的原因，提出了提高其可靠性的有效途徑。結(jié)合航天計算機(jī)可靠性增長計劃，給出了一套利用糾檢錯芯片對其進(jìn)行容錯的方案，并給出了通過CPLD器件實現(xiàn)的仿真結(jié)果。最后對容錯存儲器的可靠性進(jìn)行了分析。

    關(guān)鍵詞：容錯；糾一檢二；瞬態(tài)錯誤；最佳奇權(quán)碼；復(fù)雜可編程邏輯器件

    隨著各種電路和芯片的性能(速度、集成度等)不斷提高，尤其是在軍事、航空航天等用途中對可靠性的要求往往是第一位的，人們對于系統(tǒng)的可靠性方面的要求日益增加，這對電路系統(tǒng)的設(shè)計和制造都提出了嚴(yán)格的目標(biāo)要求。

　　存儲器是電路系統(tǒng)中最常用的器件之一，采用大規(guī)模集成電路存儲芯片構(gòu)成。實際統(tǒng)計表明，存儲器在太空應(yīng)用中的主要錯誤是由瞬態(tài)錯誤(也叫單個事件擾動，SEU)所引起的一位錯[1]或者相關(guān)多位錯，而隨機(jī)獨立的多位錯誤極少。半導(dǎo)體存儲器的錯誤大體上分為硬錯誤和軟錯誤，其中主要為軟錯誤。硬錯誤所表現(xiàn)的現(xiàn)象是在某個或某些位置上，存取數(shù)據(jù)重復(fù)地出現(xiàn)錯誤。出現(xiàn)這種現(xiàn)象的原因是一個或幾個存儲單元出現(xiàn)故障。軟錯誤主要是由α粒子引起的。存儲器芯片的材料中含有微量放射性元素，他們會間斷地釋放α粒子。這些粒子以相當(dāng)大的能量沖擊存儲電容，改變其電荷，從而引起存儲數(shù)據(jù)的錯誤。引起軟錯誤的另一原因是噪聲干擾。同時在太空環(huán)境下，在帶電粒子足夠能量撞擊下，存儲器的存儲單元中的位發(fā)生翻轉(zhuǎn)從而產(chǎn)生SEU錯誤［2］。本文設(shè)計實現(xiàn)了用CPLD技術(shù)和糾檢錯芯片對存儲器進(jìn)行容錯，大大提高了系統(tǒng)的可靠性。下面是具體容錯存儲器和門警電路的設(shè)計。

　　1　檢錯與糾錯原理

    常用的能檢測2位錯同時能糾正1位錯(簡稱糾一檢二，SEC-DED[3、4])的糾錯碼有擴(kuò)展?jié)h明碼(Extended Hamming Code)和最佳奇權(quán)碼(Optimal　　他們的最小碼距都為4，兩者有相似之處，如冗余度一樣，對于數(shù)據(jù)位數(shù)k，校驗位數(shù)r應(yīng)滿足2r－1≥k＋r。當(dāng)k＝16時，r＝6，數(shù)據(jù)位長增加1倍，校驗位數(shù)只需增加1位，編碼效率較高。另外從來源上講，兩者分別是漢明碼的擴(kuò)展碼和截短碼，也有資料稱最佳奇權(quán)碼為修正漢明碼(Modified Hamming Code)。文獻(xiàn)［4］介紹了SEC-DED和SEC-AUED)碼的編解碼理論。從性能上看最佳奇權(quán)碼比擴(kuò)展?jié)h明碼更為優(yōu)越，前者在糾檢錯能力方面也優(yōu)于后者，他的3位錯誤的誤糾概率低于后者，而4位錯誤的檢測概率高于后者，最重要的是他便于硬件實現(xiàn)，故應(yīng)用的最多，本文采用最佳奇權(quán)碼。

    首先構(gòu)造最佳奇權(quán)碼的校驗矩陣即H矩陣，最佳奇權(quán)碼的H矩陣應(yīng)滿足：

    (1)每列含有奇數(shù)個1，且無相同列。

　　(2)總的1的個數(shù)少，所以校驗位、伴隨式生成表達(dá)式中的半加項數(shù)少，從而生成邏輯所需的半加器少，可以節(jié)約器材、降低成本和提高可靠性。

　　(3)每行中1的個數(shù)盡量相等或接近某個平均值，這種決定生成邏輯及其級數(shù)的一致性，不僅譯碼速度快，同時線路勻稱。

　　應(yīng)用中采用(13，8，4)最佳奇權(quán)碼，數(shù)據(jù)碼為(d7 d6 d5 d4 d3 d2 d1 d0)，校驗碼為(c4 c3 c2 c1 c0)，P矩陣和編碼規(guī)則分別為：

　　
　　譯碼時把數(shù)據(jù)再次編碼所得到的新校驗位與原校驗位模2加，便得到伴隨式S，由其可判別錯誤類型：

　　
    (1)若S＝0，則認(rèn)為沒有錯誤；

　　(2)若S≠0，且S含有奇數(shù)個1，則認(rèn)為產(chǎn)生了單位錯；若S≠0，且S含有偶數(shù)個1，則認(rèn)為產(chǎn)生了2位錯。

　　
    因此，錯誤圖樣S＝［s0　s1　s2　s3　s4］與產(chǎn)生的錯誤一一對應(yīng)，從而實現(xiàn)糾一檢二功能。

　　2　存儲器容錯芯片設(shè)計實現(xiàn)

    2．1　存儲器設(shè)計實現(xiàn)方案

    (1)備份行(或列)方案

　　這種方案是在存儲芯片的設(shè)計與制造過程中增加若干備份的行(或列)。在芯片測試時，若發(fā)現(xiàn)失效的行(或列)，則通過激光(或電學(xué))的處理，用備份行(或列)去代替。此方法的優(yōu)點是設(shè)計簡單，管芯面積增加較少，電路速度沒有損失。但是，他需要增加某些測試與修正實效行(或列)的工藝環(huán)節(jié)，更重要的弱點是這種方案僅適用于RAM，不能用于ROM。

    (2)糾錯編碼方案

　　這種方案是在存儲芯片內(nèi)部采用糾錯編碼，自動檢測并糾正錯誤。此方案不需要額外的測試和糾正錯誤等工藝環(huán)節(jié)，除提高成品率外，還對可靠性有明顯改進(jìn)。這種方案最突出的優(yōu)點是特別適合ROM；在對速度要求不高的情況下也可用于RAM。他的主要缺點在于要占用額外的芯片面積