核心器件: isp1032e

    引言

    isp在系統(tǒng)可編程技術(shù)是相對于以往可編程器件（pld）實現(xiàn)邏輯設計時必須有專用的燒錄器而言的，它不需要將isp器件拆上拆下即可實現(xiàn)對所需電路邏輯設計的反復設計和編程。這樣就給系統(tǒng)設計研發(fā)、電路板調(diào)試和升級維護帶來了極大的方便，從而縮短了系統(tǒng)的研發(fā)周期，實現(xiàn)了硬件電路的軟件化設計�！　�

    相對于常用的pld器件，isp器件具有體積小、容量大、編程方便、便于在線調(diào)試等優(yōu)點，可實現(xiàn)較大規(guī)模的電路設計，且可實現(xiàn)編程加密。尤其在輸入輸出管腳眾多的情況下，可以大大優(yōu)化系統(tǒng)設計、節(jié)省系統(tǒng)空間。而相對于fpga器件而言，isp器件的容量要小些，但其片內(nèi)的邏輯一經(jīng)加載就不會因掉電而再丟失。若要改變邏輯，只需通過下載電纜重新加載即可，而無需片外擴展eprom存儲電路的結(jié)構(gòu)數(shù)據(jù)，因而電路實現(xiàn)更為方便簡單。其實，這對于一般沒有過于復雜的邏輯計算的電路設計，其容量一般已經(jīng)足夠。下面以lattice公司的isp1032e為例，介紹isp器件在高精度數(shù)據(jù)采集系統(tǒng)中的應用技術(shù)。

    2 isp1032e器件介紹

    2．1 isp1032e的內(nèi)部結(jié)構(gòu)和時序模型　　

    isp1032e的內(nèi)部結(jié)構(gòu)如圖1所示。該器件有6000個門單元邏輯，192個寄存器單元，64個通用i／o，8個專用輸入管腳，4個專用時鐘輸入，一個可提供上述各部分內(nèi)部互連的集中連接池grp。isp1032e的基本邏輯單元是萬能邏輯塊glb，共32個，分別標定為a0～d7。每個glb單元對應于18個輸入單元、1個與或非邏輯陣列、4個輸出單元。glb的輸入單元來自于grp和專用輸入；所有的輸出單元都需進入grp，以便于連接到其他的輸入單元。 　　

    isp1032e的內(nèi)部時序模型如圖2所示。其中g(shù)oe0、goe1為所有i／o單元的輸出使能管腳。該管腳也可作為專用輸入管腳來用。外部專用時鐘輸入管腳y0與所有g(shù)lb單元的一個時鐘輸入腳相連；y1進入時鐘分配網(wǎng)絡后可選擇控制任何一個glb單元的時鐘輸入；y2進入時鐘分配網(wǎng)絡后可選擇與任何一個glb單元或i／o單元相連；y3進入時鐘分配網(wǎng)絡后可選擇與任何一個i／o單元相連。可用于將所有的glb單元或i／o寄存器單元復位。

    2．2系統(tǒng)邏輯加載的硬件實現(xiàn)　　

    在通過硬件加載系統(tǒng)邏輯時，首先用lattice公司的專用編譯軟件ispdesignexpert生成所需的jed熔絲圖文件，再通過專用下載軟件ispvmsystem中的is－pdcd（ispdaisychaindownload）將該jed熔絲圖文件轉(zhuǎn)換成isp流的形式，以便于利用pc機并口將所要生成的邏輯通過下載電纜燒錄到相應的isp器件中。

    isp設備下載電纜的編程接口協(xié)議采用的是lattice isp協(xié)議或ispjtag協(xié)議標準。isplsi1000／e和2000系列、以及ispgds和ispgal系列都只能通過lattice isp接口來進行編程；而isplsi2000v系列只能采用ispjtag標準進行編程；其余的ispgdx、isplsi3000和6000系列均可采用上述兩種協(xié)議。 　

    通過下載電纜實現(xiàn)上述過程的原理圖如圖3所示。需要特別注意的是：圖中ispen信號與地之間必須加入0．01μf的濾波電容，而且該電容與腳的距離越近越好。這是因為在下載程序期間，is－pen信號為低電平有效，這樣就很容易受干擾而淹沒本身很弱的有效信號。

    3 軟件流程

    該數(shù)據(jù)采集系統(tǒng)的軟件設計流程如圖4所示。通常在設計軟件時，圖形輸入方法與硬件語言描述方法有各自的優(yōu)點。圖形輸入法比較簡單明了，便于調(diào)試；而硬件描述語言在書寫復雜電路設計中具有較大的優(yōu)勢。實際上，混合輸入法兼有上面兩種方法的優(yōu)點，因而具有廣泛的應用。

     <