摘 要：提出一種基于dds和fpga技術(shù)的通用多通道pci數(shù)據(jù)采集卡的實(shí)現(xiàn)方案。采用dds器件輸出信號(hào)經(jīng)過整形分頻后作為數(shù)據(jù)采集卡的采樣時(shí)鐘，從而實(shí)現(xiàn)了任意采樣率的設(shè)定，同時(shí)使用fpga實(shí)現(xiàn)了多種可編程觸發(fā)方式。

　　在水聲測(cè)量和許多其他應(yīng)用領(lǐng)域中，待測(cè)信號(hào)的頻率范圍都是比較寬的。比如在水聲領(lǐng)域，遠(yuǎn)距離水聲通信、淺層剖面聲納或被動(dòng)噪聲測(cè)量中經(jīng)常使用的頻率可低到1-2khz甚至幾百hz；而高分辨率成像聲納等通常使用的聲信號(hào)頻率為幾百khz甚至1-2mhz。對(duì)于不同頻率范圍的信號(hào)，通常要求的采樣率也不同。有時(shí)為了配合信號(hào)處理算法，甚至要求采樣率可以在一定范圍內(nèi)隨意設(shè)定，這就對(duì)數(shù)據(jù)采集卡的采樣時(shí)鐘發(fā)生器提出了較高要求。

　　其中m、n是兩個(gè)可編程分頻器，在鎖相環(huán)的反饋支路中串有分頻器m，因而輸出采樣時(shí)鐘頻率為時(shí)鐘源頻率的（m/n）倍。但是由于分頻比m、n均為整數(shù)，并且鎖相環(huán)工作的頻率范圍有限，m只能在很有限的范圍內(nèi)取值，因而輸出采樣時(shí)鐘的可調(diào)范圍有限，且調(diào)整步長(zhǎng)較大。此外，鎖相環(huán)的設(shè)計(jì)和調(diào)整也比較困難，成本較高。為了更好的解決這一問題，本文提出了以直接數(shù)字式頻率合成(dds)器件為核心的新型采樣時(shí)鐘發(fā)生器結(jié)構(gòu)。

1 基于dds技術(shù)的采樣時(shí)鐘發(fā)生器

1.1 dds技術(shù)簡(jiǎn)介

　　dds技術(shù)出現(xiàn)于二十世紀(jì)70年代，它是一種全數(shù)字頻率合成技術(shù)。它將先進(jìn)的數(shù)字信號(hào)處理理論與方法引入信號(hào)合成領(lǐng)域，實(shí)現(xiàn)了合成信號(hào)的頻率轉(zhuǎn)換速度與頻率準(zhǔn)確度之間的統(tǒng)一。它具有相位變換連續(xù)、頻率轉(zhuǎn)換速度快、頻率分辨率極高、相位噪聲低、易于用微機(jī)等多種方法控制以及體積小、集成度高等多種優(yōu)點(diǎn)，因而近年來dds在理論和應(yīng)用上得到了飛速的發(fā)展。

　　講述dds原理的文章很多，本文就不再贅述了。

1.2 dds采樣時(shí)鐘發(fā)生器結(jié)構(gòu)

　　由于dds器件具有輸出頻率可以精確數(shù)控，且頻率轉(zhuǎn)換方便、頻率分辨率高的特點(diǎn)，因而很適合作為數(shù)據(jù)采集系統(tǒng)的時(shí)鐘源。

　　由計(jì)算機(jī)或其他mcu向dds器件送出頻率控制字，產(chǎn)生預(yù)定頻率和幅度的正弦波信號(hào)。由于dds輸出的正弦信號(hào)頻譜純度不很高，含有較多的高頻成分，如果沒有濾除這些高頻成分就直接進(jìn)行整形，會(huì)造成輸出時(shí)鐘信號(hào)出現(xiàn)大量尖刺，使得采樣孔徑抖動(dòng)嚴(yán)重，將極大的損害采集系統(tǒng)的性能。因此，在dds的輸出端接入了低通濾波器，經(jīng)過濾波后的正弦信號(hào)經(jīng)過整形電路后得到相同頻率的ttl電平時(shí)鐘信號(hào)。這個(gè)時(shí)鐘信號(hào)經(jīng)過可編程分頻器（這部分的功能在后面詳述）后的輸出就作為整個(gè)采樣和a/d變換的采樣時(shí)鐘。

2 數(shù)據(jù)采集卡的設(shè)計(jì)

　　除了上述的任意可編程采樣率的要求外，水聲信號(hào)測(cè)量通常要求測(cè)量系統(tǒng)的動(dòng)態(tài)范圍和分辨率較高，并且由于水聲系統(tǒng)中常使用多個(gè)換能器組成陣列，因而測(cè)量系統(tǒng)的信號(hào)采集應(yīng)采用多通道同時(shí)采樣的結(jié)構(gòu)。而目前的現(xiàn)有數(shù)據(jù)采集卡難以同時(shí)滿足這幾個(gè)要求。為此，本文在dds采樣時(shí)鐘發(fā)生器的基礎(chǔ)上設(shè)計(jì)并實(shí)現(xiàn)了4通道高速數(shù)據(jù)采集卡。

2.1 數(shù)據(jù)采集卡的結(jié)構(gòu)

　　采集卡的主要技術(shù)指標(biāo)如下：4個(gè)單端模擬通道，4通道同時(shí)采樣，每個(gè)通道采樣率為100sps-8msps可任意設(shè)定，分辨率為12bit。為了實(shí)現(xiàn)采集數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)，采用了pci總線與主機(jī)接口。

　　4個(gè)通道的輸入模擬信號(hào)經(jīng)過緩沖放大和抗混迭濾波器后分別送入4片adc中，由采樣時(shí)鐘發(fā)生器產(chǎn)生的采樣時(shí)鐘控制對(duì)模擬信號(hào)進(jìn)行采樣、保持和量化，輸出的4路12bit數(shù)據(jù)復(fù)用為一路32bit數(shù)據(jù)送入fpga中緩存并打包成幀并加入幀號(hào)等信息。成幀后的數(shù)據(jù)受主機(jī)端程序控制，通過pci接口控制器經(jīng)pci總線送入主存中，根據(jù)需要進(jìn)行處理或存盤，從而完成數(shù)據(jù)采集過程。

2.2 元器件的選用

　　adc采用了模擬器件公司(adi)的ad9220子區(qū)式高速adc，分辨率為12bit，采樣率最高為10msps，片內(nèi)帶有高速低噪聲采樣保持放大器和電壓參考源，可以簡(jiǎn)化設(shè)計(jì)。采集卡中所有的控制和時(shí)序邏輯全部由一片fpga實(shí)現(xiàn)，綜合考慮規(guī)模、速度、功耗等因素，選用了xilinx公司的xcs30。該器件為spartan系列fpga，成本低速度快，可用邏輯門數(shù)為30000門。采樣時(shí)鐘發(fā)生器中dds器件選用adi的ad9830單片dds集成電路，其最高時(shí)鐘頻率為50mhz，內(nèi)置10bit d/a變換器，頻率控制字長(zhǎng)32bit，頻率分辨率可達(dá)0.005hz，完全滿足本設(shè)計(jì)的需要。pci總線控制器選用了cypress公司的cy7c09449（pci-dp），其特點(diǎn)是接口方式靈活，具備pci總線master能力，可以實(shí)現(xiàn)與主存或其他slave設(shè)備的dma傳輸，這對(duì)保證實(shí)時(shí)高速數(shù)據(jù)采集是十分必要的。

3 提高采集卡性能的措施

3.1采樣時(shí)鐘發(fā)生器中低通濾波器的設(shè)計(jì)

　　低通濾波器的性能對(duì)保證采樣時(shí)鐘具有較低的jitter非常關(guān)鍵，因此在本設(shè)計(jì)中采用了7階橢圓低通濾波器。為了避免引入有源器件自身電噪聲，濾波器全部采用無源器件構(gòu)成，濾波器對(duì)帶外噪聲抑制比約為-60db。

　　濾波器的輸入阻抗和輸出阻抗均為100ω，高于ad9830典型應(yīng)用場(chǎng)合的50ω