全數(shù)字電力線載波機(jī)等數(shù)字通信設(shè)備中通常要求在有限帶寬的數(shù)據(jù)通道中傳輸多路話音和數(shù)據(jù)，此類設(shè)備傳輸?shù)臄?shù)據(jù)格式不定，有同步數(shù)據(jù)格式、異步數(shù)據(jù)格式及不確定的非等時(shí)數(shù)據(jù)格式。另外，數(shù)據(jù)接口的速率也是變化的，必須能適應(yīng)異步數(shù)據(jù)300 b／s～19.2 kb／s，同步數(shù)據(jù)300 b／s～33.6 kb／s的不同數(shù)據(jù)速率的傳輸要求，因此多功能數(shù)據(jù)接口必不可少。當(dāng)數(shù)據(jù)速率較高時(shí)，普通的微處理器一般難以勝任。dsp芯片由于其特殊的流水線結(jié)構(gòu)，能較好地解決諸如多路多協(xié)議高速數(shù)據(jù)復(fù)分接等方面的難題。

1 設(shè)計(jì)思想

　　tms320c2xx是美國ti公司出品的tms320系列數(shù)字信號微處理器(digital signal process，dsp)中的一種定點(diǎn)dsp，本設(shè)計(jì)的核心器件是數(shù)字信號處理器tms320f206，他是c2xx系列中惟一具有片內(nèi)flash存儲器的dsp芯片。

　　tms320f206速度可達(dá)40 mips，單周期指令執(zhí)行時(shí)間最快可達(dá)50 ns，具有豐富的片內(nèi)外資源�？蓪ぶ返拇鎯ζ骺臻g為224 kb(程序空間64 kb，數(shù)據(jù)空間64 kb，i／o空間64 kb，還有32 kb的全局存儲空間)；片內(nèi)雙向訪問ram為544 b，(288 b用于數(shù)據(jù)，256 b可用于程序／數(shù)據(jù))；片內(nèi)有閃速存儲器32 kb；片內(nèi)有單訪問ram為4.5 kb。還有豐富的片內(nèi)外設(shè)，軟件可編程的定時(shí)器；適用于程序、數(shù)據(jù)和i／o存儲空間的軟件可編程等待狀態(tài)產(chǎn)生器；振蕩器與鎖相環(huán)，可實(shí)現(xiàn)時(shí)鐘的選擇：×1，×2，×4和÷2；同步串行口；異步串行口。

　　cpld由于其體積小、可靠性高、開發(fā)方便，已成為目前業(yè)界數(shù)字邏輯電路設(shè)計(jì)的首選。本設(shè)計(jì)選用altera公司的max7000系列cpld芯片epm7128。epm7128可用門數(shù)目為2 500，宏單元數(shù)目為128，邏輯門陣列塊數(shù)目為8，最大用戶i／o數(shù)目為100，正好滿足系統(tǒng)對數(shù)字邏輯電路設(shè)計(jì)的要求。

　　mxl1543是多協(xié)議軟件可編程數(shù)據(jù)傳輸接口芯片，與mxl1344a多協(xié)議軟件可編程終端電阻網(wǎng)絡(luò)配合使用，可使數(shù)據(jù)處理單元方便快捷地滿足用戶不同數(shù)據(jù)格式的傳輸要求，靈活地選用v.10，v.11，v.28，v.35多種協(xié)議。因此，本設(shè)計(jì)選用mxl1543和mxl1344a實(shí)現(xiàn)多協(xié)議接口。

2 硬件實(shí)現(xiàn)

　　該系統(tǒng)由以下幾部分組成：

　　(1)以tms320f206為核心的主控部分。

　　(2)以epm7128slc為核心的邏輯電路控制部分。

　　(3)總線驅(qū)動電路。

　　(4)多協(xié)議數(shù)據(jù)接口電路。

　　(5)看門狗電路。

　　以下具體分析各部分電路功能。

2.1 以dsp芯片為核心的主控電路

　　該部分電路由tms320f206、晶體振蕩電路和jtag口組成。

　　tms320f206端口提供了7根與仿真電路設(shè)計(jì)有關(guān)的仿真引腳，引腳76～82，連接到雙列14腳的仿真插頭。通過此jtag口，使用ti公司的xds510仿真器即可進(jìn)行在線仿真調(diào)試。必須注意：仿真插頭為雙列14引腳，其中第6腳應(yīng)為空，作為定位引腳。圖中emu0／1為仿真引腳，加入22 kω上拉電阻，以保證信號上升時(shí)間，pd與電源相連。用于電源檢測，指示電纜是否連接和目標(biāo)系統(tǒng)是否加電，其他端與dsp對應(yīng)端相連。注意在布線時(shí)仿真頭與tms320f206問距不大于6 in，否則要加入信號緩沖器。

　　另外需要重視的是，tms320f206雖然具有片內(nèi)32 kb flash，但在調(diào)試狀態(tài)下并不能實(shí)際使用，為了使仿真系統(tǒng)能正常工作，必須在設(shè)計(jì)的目標(biāo)系統(tǒng)中加入仿真時(shí)下載程序用的ram。本電路采用2片cyc199完成。

　　引腳85～90是同步串行口的引腳，在本設(shè)計(jì)中此同步串口主要用于處理同步數(shù)據(jù)。同步串行口的工作需要3種信號：

　　時(shí)鐘信號(clkx／clkr)，由cpld產(chǎn)生送入；幀同步信號(fsx／fsr)由cpld產(chǎn)生送入；數(shù)據(jù)信號，發(fā)送引腳(dx)連接到多協(xié)議接口芯片的ttl發(fā)送端，接收引腳(dr)連接到多協(xié)議接口芯片的ttl接收端。

　　片內(nèi)的異步串行口(asp)可提供便的串口數(shù)據(jù)通信。片內(nèi)共有4個(gè)寄存器異步數(shù)據(jù)發(fā)送和接收寄存器(adtr)，異步串行口控制寄存器(aspcr)，i／o狀態(tài)寄存器(iosr)，波特率除法寄存器。還有2個(gè)程序員不可訪問的寄存器：異步串行口發(fā)送移位寄存器(axsr)和異步串行口接收移位寄存器(arsr)。共有6個(gè)引腳tx，rx，io0，io1，io2，io3。本設(shè)計(jì)中利用tx及rx進(jìn)行與上位機(jī)異步數(shù)據(jù)的傳輸，io0～io3作為通用的i／o口使用。

　　本設(shè)計(jì)利用通用輸入引腳bio、通用輸出引腳xf及外部中斷來處理用戶的異步數(shù)據(jù)傳輸。

　　tms320f206的引腳d0～d15及a8～a12連接到cpld，實(shí)現(xiàn)i／o口的擴(kuò)展及實(shí)現(xiàn)其他邏輯功能。

2.2 邏輯控制電路

　　由altera公司的cpld芯片epm7128實(shí)現(xiàn)所需的邏輯控制，并實(shí)現(xiàn)了對tms320f206的i／o口擴(kuò)展。其中需要控制的有：

　　(1)hpi驅(qū)動電路74f245的片選線cs、方向dir；

　　(2)對接口芯片mxl1344a，mxl1543進(jìn)行軟件編程，選擇傳輸數(shù)據(jù)協(xié)議方式；

　　(3)對x25043看門狗電路的控制；

　　(4)輸出hpi-8口控制信號，與hpi-8口進(jìn)行有效的數(shù)據(jù)交換；

　　(5)系統(tǒng)所需的