超高速模數(shù)轉(zhuǎn)換器AD9446及其應(yīng)用

發(fā)布時(shí)間:2008/5/28 0:00:00 訪問(wèn)次數(shù):1369

0 引言

　　ad9446是adi公司推出的16 bit模數(shù)轉(zhuǎn)換芯片，它具有100 msps的采樣速率(是其它同類產(chǎn)品的10倍)，同時(shí)能在基帶內(nèi)提供90dbc的sfdr和80 dbfs的snr。對(duì)于采用數(shù)字時(shí)間采樣的頻率域和時(shí)間域高性能測(cè)試和測(cè)量應(yīng)用，ad9446可將孔徑抖動(dòng)降低至60 fs(飛秒)，而同類adc產(chǎn)品一般為120 fs～140 fs。此外，ad9446還能提供很高的精度，并具有+0.5lsb的典型16 bit微分線性誤差(dnl)和±3lsb的典型16 bit積分線性誤差(inl)。由于ad9446的并行低電壓差分信號(hào)(lvds)輸出中包括一個(gè)輸出時(shí)鐘信號(hào)，故可簡(jiǎn)化連接到數(shù)字處理器的接口，同時(shí)能降低數(shù)字噪聲耦合返回到adc內(nèi)核的可能性。ad9446采用100引腳tqfp／ep塑料表面貼裝無(wú)鉛封裝。該芯片需3.3 v／5.0 v電源和一個(gè)低電壓差分輸入時(shí)鐘。但不需要外部參考源。

1 ad9446的內(nèi)部結(jié)構(gòu)及引腳說(shuō)明

　　dcs mode：時(shí)鐘執(zhí)行周期穩(wěn)定控制引腳。與cmos兼容。該腳為低(agnd)時(shí)使能，為高(avdd1)時(shí)無(wú)效。

　　dnc：不接，懸空。

　　output mode：cmos兼容的輸出邏輯模式控制引腳，當(dāng)output mode為0時(shí)芯片工作在cmos模式；當(dāng)output mode為1時(shí)，工作在lvds模式。

　　dfs：數(shù)據(jù)格式選擇引腳。用于決定輸出數(shù)據(jù)的格式。當(dāng)dfs為低(ground)時(shí)，選擇偏移二進(jìn)制格式；當(dāng)dfs為高(avdd1)時(shí)，選擇二進(jìn)制補(bǔ)碼格式。

　　lvds_bias：lvds電流輸出引腳。該腳應(yīng)接3.7 ω的電阻到數(shù)字輸出地(drgnd)。

　　avdd1：3.3 v (+5％)模擬電源輸入端。

　　sense：參考電壓方式選擇引腳。接地時(shí)，選擇內(nèi)部1.6 v (峰峰值3.2 v的輸入范圍)參考電壓；接avdd1時(shí)，選擇外部參考電壓。

　　vref：1.6 v的i／o參考電壓。功能與sense引腳和外部可編程電阻有關(guān)。使用時(shí)應(yīng)用0.1μf和10μf的電容旁路。

　　agnd：模擬地。

　　reft：差分參考輸出。應(yīng)接0.1μf的電容到地，并應(yīng)加0.1 μf和10μf的電容到refb。

　　refb：差分參考輸出。應(yīng)接0.1μf的電容到地，并應(yīng)加0.1μf和10μf的電容接reft。

　　avdd2：5.0 v(+5％)模擬電源輸入端。

　　vin+／vin-：模擬信號(hào)輸入端。

　　clk+／clk-：時(shí)鐘輸入端。

　　drgnd：數(shù)字輸出地。

　　drvdd：3.3 v數(shù)字輸出電壓(3.0～3.6 v)。

　　dco+／dco-：數(shù)字時(shí)鐘輸出。

　　d(15：0)+：源碼并行輸出位，其中d15為最高位。

　　d(15：0)-：補(bǔ)碼并行輸出位，且只有在lvds模式時(shí)才有效。

　　or+：溢出源碼輸出。

　　0r-：溢出補(bǔ)碼輸出，該腳只有在lvds模式時(shí)才有效。

2 ad9446的工作時(shí)序

　　ad9446芯片的控制時(shí)序與傳統(tǒng)的低速ad有所不同，它完全依靠時(shí)鐘來(lái)控制其采樣、轉(zhuǎn)換和數(shù)據(jù)輸出。ad9446通常在clk+第一個(gè)時(shí)鐘的上升沿開(kāi)始采樣轉(zhuǎn)換，經(jīng)過(guò)tpd后，數(shù)據(jù)開(kāi)始輸出。而在第十三個(gè)時(shí)鐘到來(lái)時(shí)數(shù)據(jù)才出現(xiàn)在d15～d0端口上。

3 參考電壓的選擇和模擬信號(hào)輸入

　　ad9446通過(guò)模擬信號(hào)輸入來(lái)驅(qū)動(dòng)adc核中的高寬帶采樣保持電路以對(duì)信號(hào)進(jìn)行采樣，然后對(duì)采樣得到的數(shù)據(jù)進(jìn)行16位量化。ad9446芯片具有片上參考電源，且允許ttl、cmos或lvpecl電平輸入。ad9446內(nèi)含一個(gè)穩(wěn)定且精確的0.5 v帶隙參考電壓，其輸入電壓范圍可以隨參考電壓(外部的或內(nèi)部的)而改變。

3.1 參考電壓的選擇

　　ad9446的內(nèi)部比較器可用于檢測(cè)sense引腳的電位，并把參考電壓配置成三種可能的狀態(tài)。當(dāng)sense引腳接地時(shí)，選擇內(nèi)部參考電壓。若參考電壓放大器的轉(zhuǎn)換開(kāi)關(guān)接到內(nèi)部電阻分壓器，則vref將被置成1.6 v，圖3是其內(nèi)部參考電壓配置圖；若將電阻分壓器按圖4進(jìn)行連接，即將參考電壓放大器的轉(zhuǎn)換開(kāi)關(guān)接到sense腳，那么：

vref=0.5 v(1+r2／r1)

　　sense腳接avdd時(shí)，選擇外部參考。實(shí)際上，內(nèi)部參考電壓緩沖器也可通過(guò)一個(gè)7 kω的平衡電阻來(lái)加載外部參考電壓。而內(nèi)部參考電壓緩沖器仍能產(chǎn)生正負(fù)極性的滿量程參考電壓refb和reft來(lái)驅(qū)動(dòng)adc核。因?yàn)檩斎腚妷悍秶菂⒖茧妷旱?倍，所以外部參考電壓最大值為2.0 v。

　　所有的參考電壓配置方式都是通過(guò)refb和reft來(lái)驅(qū)動(dòng)adc核，從而建立各自的模擬信號(hào)電壓輸入范圍。無(wú)論是使用外部參考電壓還是內(nèi)部參考電壓，adc核的電壓輸人范圍總是參考電壓引腳電壓的2倍。

3.2 內(nèi)部參考電壓的調(diào)整

　　內(nèi)部參考電壓是在產(chǎn)品測(cè)試時(shí)已被調(diào)整過(guò)的。因此對(duì)于用戶來(lái)說(shuō)，使用外部參考電壓沒(méi)有什么優(yōu)勢(shì)。增益調(diào)整是在輸入電壓是3.2 v峰峰值時(shí)進(jìn)行的。正因?yàn)檫M(jìn)行了這樣的調(diào)整，當(dāng)模擬輸入電壓峰峰值小于2 v時(shí)，便沒(méi)有什么益處可言。但是輸入范圍的減小可以提高某些應(yīng)用中sfdr的性能。