用JTAG邊界掃描測(cè)試電路板、BGA和互連
發(fā)布時(shí)間:2008/5/26 0:00:00 訪問(wèn)次數(shù):749
    
    
    當(dāng)?shù)谝慌娐钒鍢影宸旁谟布こ處熥烂娴臅r(shí)候,在測(cè)試時(shí)他會(huì)感到非常困擾。工程師耗費(fèi)幾個(gè)星期的時(shí)間設(shè)計(jì)電路圖和布板,現(xiàn)在電路板做出來(lái)了,上面也安裝好了元器件并拿在手上,現(xiàn)在必須確定它能否工作。工程師插上板子,加電并觀察。但沒(méi)有辦法檢測(cè)bga下面微小到得用放大鏡才能看清楚的芯片引腳,工程師應(yīng)該怎么辦?
    
    bga因?yàn)榫哂泻芏鄡?yōu)點(diǎn),所以應(yīng)用非常普遍。然而我們不能靠剝離器件來(lái)探測(cè)bga下面的連線。x射線是一種可選的測(cè)試方案,但是,它們僅僅呈現(xiàn)焊點(diǎn)的靜態(tài)圖像,而不是提供確保連接性所需的動(dòng)態(tài)電氣報(bào)告,因而極難判斷虛焊和可靠焊點(diǎn)之間的差異。人們總是希望一換掉bga,問(wèn)題就會(huì)消失。這通常是一種昂貴和耗時(shí)間的選擇方案,并且生產(chǎn)率非常低。
    
    傳統(tǒng)的邊界掃描是另一種選擇方案,但是這通常需要一些昂貴的工具,并要?jiǎng)?chuàng)建測(cè)試向量和測(cè)試執(zhí)行,整個(gè)過(guò)程要花很長(zhǎng)時(shí)間。所花費(fèi)的時(shí)間長(zhǎng)短取決于設(shè)計(jì)文檔的穩(wěn)定性和精度。此外,測(cè)試結(jié)果不是動(dòng)態(tài)的,它們通常是對(duì)電路板上所發(fā)現(xiàn)問(wèn)題的匯總。
    
    最佳測(cè)試方案是存在于現(xiàn)有設(shè)計(jì)中的快速、簡(jiǎn)單和廉價(jià)的方案。許多bga和大多數(shù)高端嵌入式處理器都支持通過(guò)ieee 1149.1 jtag接口進(jìn)行邊界掃描。
    
    核心問(wèn)題在于:信號(hào)線是否被正確地連接到物理上無(wú)法用探頭接觸的bga器件的某一引腳?該信號(hào)線可能是時(shí)鐘線、地址線、數(shù)據(jù)總線或任何感興趣的信號(hào)線。關(guān)鍵是對(duì)其在電路中進(jìn)行測(cè)試,以觀察其狀態(tài)是高、低或正發(fā)生狀態(tài)跳變,以及信號(hào)線是否連通。
    
    基于jtag的邊界掃描能以非傳統(tǒng)的方式獲得這些信息。概念很簡(jiǎn)單,即ic獲取其所有引腳的狀態(tài)并通過(guò)邊界掃描鏈重復(fù)地把這些狀態(tài)移出,并在個(gè)人電腦上同步顯示結(jié)果。用戶可以觀察bga器件下面每一個(gè)可掃描引腳的動(dòng)態(tài)行為指示。
    
    從顯示器可以實(shí)時(shí)觀察振蕩器是否連接到g17腳或者地址或數(shù)據(jù)總線的行為,與此同時(shí),電路板上的電路可以不受干擾而保持正常運(yùn)行。該技術(shù)的最好之處在于電路不知道你在進(jìn)行測(cè)試,測(cè)試對(duì)電路的工作是完全透明的。測(cè)試應(yīng)用程序以全速運(yùn)行,在jtag掃描鏈上的每一個(gè)器件都受到監(jiān)測(cè)。
    
    完成這類測(cè)試的工具非常依賴于圖形用戶接口(gui)。一旦電路板被描述到應(yīng)用軟件中,屏幕上顯示的芯片圖就類似于電路版圖中的封裝。因?yàn)樾酒膉tag接口可能以菊花鏈排列,版圖可能僅包含一個(gè)處理器或一些bga器件,或者可能包含許多器件,諸如處理器、門陣列、輸入/輸出控制器等。引腳在屏幕上以彩色編碼顯示實(shí)時(shí)狀況,如引腳現(xiàn)在的邏輯電平或是否在發(fā)生狀態(tài)跳變。這就使測(cè)試非常直觀。當(dāng)測(cè)試目的是簡(jiǎn)單的連通性和狀態(tài)檢查時(shí),就消除了創(chuàng)建測(cè)試向量或測(cè)試執(zhí)行的需要。
    
    
    
    圖1:目前市場(chǎng)上常見的jtag調(diào)試工具
    
    每一個(gè)器件都被發(fā)送jtag指令extest,以容許對(duì)器件上的每一根引腳進(jìn)行完全的控制。應(yīng)用程序然后可以驅(qū)動(dòng)地址總線或切換到一根到連接器或led的線,以檢查整個(gè)電路的連通性,所有這一切只要點(diǎn)擊鼠標(biāo)就能完成。
    
    所有具備jtag端口的集成電路都將內(nèi)建邊界掃描功能,其組成部分包括:圍繞被掃描器件邊界的較長(zhǎng)的移位寄存器和控制移位寄存器行為的狀態(tài)機(jī)。在邊界寄存器中的每一個(gè)寄存器位捕獲或控制器件上每一個(gè)引腳的某些方面。如果該位是緩沖器使能的,該寄存器位就可能控制若干引腳。
    
    軟件應(yīng)用程序引導(dǎo)狀態(tài)機(jī)把每一個(gè)引腳的狀態(tài)捕獲到邊界寄存器之中,然后將其移出jtag端口。重復(fù)這個(gè)過(guò)程,并把結(jié)果顯示在屏幕上,就可以實(shí)時(shí)顯示在掃描鏈中的每一個(gè)器件的每一個(gè)引腳的行為。因?yàn)榕c測(cè)試向量法相比,通過(guò)顯示圖像可以做可視化分析,所以掃描速度不是問(wèn)題。
    
    對(duì)于典型的門陣列,一個(gè)這樣的寄存器通常有300到400位;而對(duì)于處理器,最多有幾千位。邊界掃描描述語(yǔ)言文件(bsdl)定義了寄存器中每一位的含義。這些文件常見于ic供應(yīng)商的網(wǎng)站,它們非常詳細(xì)、精確地描述了邊界掃描鏈中每一個(gè)單元的含義
    
    
    當(dāng)?shù)谝慌娐钒鍢影宸旁谟布こ處熥烂娴臅r(shí)候,在測(cè)試時(shí)他會(huì)感到非常困擾。工程師耗費(fèi)幾個(gè)星期的時(shí)間設(shè)計(jì)電路圖和布板,現(xiàn)在電路板做出來(lái)了,上面也安裝好了元器件并拿在手上,現(xiàn)在必須確定它能否工作。工程師插上板子,加電并觀察。但沒(méi)有辦法檢測(cè)bga下面微小到得用放大鏡才能看清楚的芯片引腳,工程師應(yīng)該怎么辦?
    
    bga因?yàn)榫哂泻芏鄡?yōu)點(diǎn),所以應(yīng)用非常普遍。然而我們不能靠剝離器件來(lái)探測(cè)bga下面的連線。x射線是一種可選的測(cè)試方案,但是,它們僅僅呈現(xiàn)焊點(diǎn)的靜態(tài)圖像,而不是提供確保連接性所需的動(dòng)態(tài)電氣報(bào)告,因而極難判斷虛焊和可靠焊點(diǎn)之間的差異。人們總是希望一換掉bga,問(wèn)題就會(huì)消失。這通常是一種昂貴和耗時(shí)間的選擇方案,并且生產(chǎn)率非常低。
    
    傳統(tǒng)的邊界掃描是另一種選擇方案,但是這通常需要一些昂貴的工具,并要?jiǎng)?chuàng)建測(cè)試向量和測(cè)試執(zhí)行,整個(gè)過(guò)程要花很長(zhǎng)時(shí)間。所花費(fèi)的時(shí)間長(zhǎng)短取決于設(shè)計(jì)文檔的穩(wěn)定性和精度。此外,測(cè)試結(jié)果不是動(dòng)態(tài)的,它們通常是對(duì)電路板上所發(fā)現(xiàn)問(wèn)題的匯總。
    
    最佳測(cè)試方案是存在于現(xiàn)有設(shè)計(jì)中的快速、簡(jiǎn)單和廉價(jià)的方案。許多bga和大多數(shù)高端嵌入式處理器都支持通過(guò)ieee 1149.1 jtag接口進(jìn)行邊界掃描。
    
    核心問(wèn)題在于:信號(hào)線是否被正確地連接到物理上無(wú)法用探頭接觸的bga器件的某一引腳?該信號(hào)線可能是時(shí)鐘線、地址線、數(shù)據(jù)總線或任何感興趣的信號(hào)線。關(guān)鍵是對(duì)其在電路中進(jìn)行測(cè)試,以觀察其狀態(tài)是高、低或正發(fā)生狀態(tài)跳變,以及信號(hào)線是否連通。
    
    基于jtag的邊界掃描能以非傳統(tǒng)的方式獲得這些信息。概念很簡(jiǎn)單,即ic獲取其所有引腳的狀態(tài)并通過(guò)邊界掃描鏈重復(fù)地把這些狀態(tài)移出,并在個(gè)人電腦上同步顯示結(jié)果。用戶可以觀察bga器件下面每一個(gè)可掃描引腳的動(dòng)態(tài)行為指示。
    
    從顯示器可以實(shí)時(shí)觀察振蕩器是否連接到g17腳或者地址或數(shù)據(jù)總線的行為,與此同時(shí),電路板上的電路可以不受干擾而保持正常運(yùn)行。該技術(shù)的最好之處在于電路不知道你在進(jìn)行測(cè)試,測(cè)試對(duì)電路的工作是完全透明的。測(cè)試應(yīng)用程序以全速運(yùn)行,在jtag掃描鏈上的每一個(gè)器件都受到監(jiān)測(cè)。
    
    完成這類測(cè)試的工具非常依賴于圖形用戶接口(gui)。一旦電路板被描述到應(yīng)用軟件中,屏幕上顯示的芯片圖就類似于電路版圖中的封裝。因?yàn)樾酒膉tag接口可能以菊花鏈排列,版圖可能僅包含一個(gè)處理器或一些bga器件,或者可能包含許多器件,諸如處理器、門陣列、輸入/輸出控制器等。引腳在屏幕上以彩色編碼顯示實(shí)時(shí)狀況,如引腳現(xiàn)在的邏輯電平或是否在發(fā)生狀態(tài)跳變。這就使測(cè)試非常直觀。當(dāng)測(cè)試目的是簡(jiǎn)單的連通性和狀態(tài)檢查時(shí),就消除了創(chuàng)建測(cè)試向量或測(cè)試執(zhí)行的需要。
    
    
    
    圖1:目前市場(chǎng)上常見的jtag調(diào)試工具
    
    每一個(gè)器件都被發(fā)送jtag指令extest,以容許對(duì)器件上的每一根引腳進(jìn)行完全的控制。應(yīng)用程序然后可以驅(qū)動(dòng)地址總線或切換到一根到連接器或led的線,以檢查整個(gè)電路的連通性,所有這一切只要點(diǎn)擊鼠標(biāo)就能完成。
    
    所有具備jtag端口的集成電路都將內(nèi)建邊界掃描功能,其組成部分包括:圍繞被掃描器件邊界的較長(zhǎng)的移位寄存器和控制移位寄存器行為的狀態(tài)機(jī)。在邊界寄存器中的每一個(gè)寄存器位捕獲或控制器件上每一個(gè)引腳的某些方面。如果該位是緩沖器使能的,該寄存器位就可能控制若干引腳。
    
    軟件應(yīng)用程序引導(dǎo)狀態(tài)機(jī)把每一個(gè)引腳的狀態(tài)捕獲到邊界寄存器之中,然后將其移出jtag端口。重復(fù)這個(gè)過(guò)程,并把結(jié)果顯示在屏幕上,就可以實(shí)時(shí)顯示在掃描鏈中的每一個(gè)器件的每一個(gè)引腳的行為。因?yàn)榕c測(cè)試向量法相比,通過(guò)顯示圖像可以做可視化分析,所以掃描速度不是問(wèn)題。
    
    對(duì)于典型的門陣列,一個(gè)這樣的寄存器通常有300到400位;而對(duì)于處理器,最多有幾千位。邊界掃描描述語(yǔ)言文件(bsdl)定義了寄存器中每一位的含義。這些文件常見于ic供應(yīng)商的網(wǎng)站,它們非常詳細(xì)、精確地描述了邊界掃描鏈中每一個(gè)單元的含義
熱門點(diǎn)擊
- 七號(hào)信令集中監(jiān)測(cè)系統(tǒng)消息解碼實(shí)現(xiàn)
- 電路在線維修測(cè)試儀上的ASA(VI曲線)測(cè)試
- 一種基于圖像處理的自動(dòng)調(diào)焦系統(tǒng)
- CD4051和AD595制作的溫度采集儀
- 基于MSP430和USB的數(shù)據(jù)采集系統(tǒng)
- 運(yùn)動(dòng)員起跑反應(yīng)時(shí)無(wú)線測(cè)量系統(tǒng)的研究和實(shí)現(xiàn)
- 諧波及無(wú)功電流檢測(cè)方法對(duì)比分析
- 聲納脈沖偵察模塊的硬件設(shè)計(jì)及實(shí)現(xiàn)
- 測(cè)量I/Q調(diào)制器中的相位和延遲誤差
- 提高驗(yàn)證效率的驗(yàn)證計(jì)劃改善方法
推薦技術(shù)資料
- 滑雪繞樁機(jī)器人
- 本例是一款非常有趣,同時(shí)又有一定調(diào)試難度的玩法。EDE2116AB... [詳細(xì)]
- 電源管理 IC (PMIC)&
- I2C 接口和 PmBUS 以及 OTP/M
- MOSFET 和柵極驅(qū)動(dòng)器單
- 數(shù)字恒定導(dǎo)通時(shí)間控制模式(CO
- Power Management Buck/
- 反激變換器傳導(dǎo)和輻射電磁干擾分析和抑制技術(shù)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究