基于VME的星載上行數(shù)據(jù) 數(shù)據(jù)模塊測試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn) [日期：2005-3-9] 來源：電子技術(shù)應(yīng)用 作者： 馮文全 張曉林 [字體：電源監(jiān)視、仲裁、菊花鏈和總線定時(shí)器等功能模塊；CPU板包括定位監(jiān)視器、總線主控、請求器、中斷處理、中斷器等功能模塊；存儲(chǔ)器板和I/O設(shè)備板都包括目標(biāo)和中斷器等模塊。

2 基于VME的星載上行數(shù)據(jù)處理模塊測試平臺(tái)的設(shè)計(jì)

2.1 測試平臺(tái)的系統(tǒng)組成

星載上行數(shù)據(jù)處理模塊由PSK解調(diào)卡、指令譯碼卡和存儲(chǔ)器加載卡及VME接口卡組成，主要用來完成上行PSK副載波信號的解調(diào)、譯碼和處理。其中數(shù)據(jù)注入卡屬于VME從設(shè)備。

對星載上行數(shù)據(jù)處理模塊進(jìn)行測試的平臺(tái)由VME機(jī)箱、仿真VME計(jì)算機(jī)、監(jiān)測設(shè)備和運(yùn)行在監(jiān)控計(jì)算機(jī)上的監(jiān)控軟件組成，用來驗(yàn)證上行數(shù)據(jù)處理模塊的功能及VME從設(shè)備接口的設(shè)計(jì)。系統(tǒng)組成框圖如圖2所示。

上行數(shù)據(jù)處理模塊所包括的功能單元均以雙高度VME卡的形式安裝在VME機(jī)箱中，其中數(shù)據(jù)注入板卡通過VME接口與仿真VME計(jì)算機(jī)完成數(shù)據(jù)通信。

VME機(jī)箱是提供測試模塊和被測模塊的機(jī)械及電氣安裝載體。

運(yùn)行在監(jiān)控計(jì)算機(jī)上的監(jiān)控軟件提供人機(jī)會(huì)話界面；設(shè)置測試床工作模式（自檢/工作）；接收由VME仿真計(jì)算機(jī)傳回的遙測參數(shù)，反映星上設(shè)備的工作狀態(tài)；接收顯示由VME仿真計(jì)算機(jī)傳送的注入數(shù)據(jù)；接收顯示檢測設(shè)備發(fā)出的指令檢測報(bào)告。

2.2 監(jiān)測設(shè)備的設(shè)計(jì)

監(jiān)測設(shè)備用來檢測上行數(shù)據(jù)處理模塊譯碼輸出的指令代碼，并且提供雙電平狀態(tài)信號，檢測上行數(shù)據(jù)處理模塊延時(shí)輸出的控制信號、星上設(shè)備用電以及硬件復(fù)位等。原理框圖如圖3所示。

2.3 VME仿真計(jì)算機(jī)的設(shè)計(jì)

邏輯電路部分均由FPGA器件來完成，這里采用Altera公司的FPGA芯片ACEK1K30QC208。該芯片具有三萬門可編程邏輯單元，屬于Sram型的FPGA芯片，邏輯信息保存在芯片的靜態(tài)存儲(chǔ)器中，上電時(shí)動(dòng)態(tài)加載。這種類型的器件在驗(yàn)證期間可以使用下載工具將邏輯加載到芯片中，驗(yàn)證完畢后需要將邏輯信息燒寫在專門的PROM中，以后系統(tǒng)上電時(shí)，F(xiàn)PGA從PROM中自動(dòng)加載邏輯。

3.2 從設(shè)備接口的設(shè)計(jì)

在本設(shè)計(jì)中，VME從設(shè)備接口功能為（A24/D16）和（A16/D08），對應(yīng)的AM代碼如下（IEEE STD 1014-1987）；

AM=0x2D Short supervisory access (A16)

AM=0x29 Short nonprivileged access (A16)

AM=0x3E Standard supervisory program access(A24)

AM=0x3D Standard supervisory data access (A24)

AM=0x3A Standard nonprivileged program access(A24)

AM=0x39 Standard nonprivileged data access (A24)

AM=0x3F Standard supervisory block transfer(A24)

AM=0x3b Standard nonprivileged block transfer(A24)

VME總線特性為：

*A24和A16訪問

*D16和D08（EO）訪問

*支持D16 BLOCK傳輸

*支持D08（EO）BLOCK傳輸

*支持RMW（Read-Modify-Write）訪問

*支持ADO（Address Only）周期

*支持Address pipelining

本地總線特性為：

*支持本地設(shè)備就緒信號（LREADY）

*A24/#A16輸出（可分別譯碼）

*SP/#NP輸出；DATA_PROG_BLOCK輸出（可分別譯碼）

圖4

3.3 從設(shè)備中斷設(shè)計(jì)

VME總線從設(shè)備接口需要包括中斷設(shè)計(jì)，其功能為完成VME中斷請求全過程中的所有應(yīng)答時(shí)序。設(shè)計(jì)參數(shù)（IEEE STD 1014-1987）如下：

*中斷釋放方式：RORA（RELEASE ON REGISTER ACCESS）和ROAK（RELEASE ON ACKNOWLEDGE INTERRUPT）方式可設(shè)置。

*上升沿或高電平本地中斷請求有效可選Status/ID:D1