來源：中國電子技術(shù)信息網(wǎng)

    本文以16-qam rf發(fā)射數(shù)據(jù)泵的設(shè)計(jì)為例，介紹利用fpga設(shè)計(jì)數(shù)字濾波器的技巧和器件選擇方法，說明執(zhí)行分布式計(jì)算時(shí)fpga比dsp的優(yōu)越之處。

    所有數(shù)字邏輯的基本結(jié)構(gòu)

    16-qam調(diào)制器

    編碼和碼元映射

    平方根升余弦濾波器

    設(shè)計(jì)技巧

    5 mhz載波

    分布式計(jì)算(da)技術(shù)

    濾波器的實(shí)現(xiàn)

    用現(xiàn)場可編程門陣列(fpga)設(shè)計(jì)軟件無線電和調(diào)制解調(diào)器可與dsp芯片媲美。雖然fpga可輕而易舉地實(shí)現(xiàn)卷積編碼器等復(fù)雜邏輯功能，但在實(shí)現(xiàn)大量復(fù)雜計(jì)算方面卻有很大的缺陷。即使用最快的fpga來實(shí)現(xiàn)矩陣乘法器，其成本和性能也抵不上一個(gè)僅值5美元的dsp芯片。在用cad工具設(shè)計(jì)時(shí)dsp仍是首選芯片，但是隨著分布式計(jì)算(da)技術(shù)的應(yīng)用，fpga再次受到設(shè)計(jì)師的喜愛。

    fpga的特性之一是結(jié)構(gòu)靈活。事實(shí)上無線和調(diào)制解調(diào)數(shù)據(jù)通道的功能模塊很容易映射到獨(dú)立和并行的硬件節(jié)點(diǎn)上。采用一個(gè)只能分時(shí)運(yùn)行的數(shù)字信號(hào)處理器時(shí)，調(diào)度多個(gè)時(shí)間要求緊迫的任務(wù)需要非常復(fù)雜的編程，而采用fpga就避免了這一問題。

    我們將在設(shè)計(jì)16-qam射頻發(fā)射數(shù)據(jù)泵的同時(shí)介紹fpga特性，并詳細(xì)描述如何方便地把數(shù)據(jù)通道功能模塊轉(zhuǎn)換為xilinx 4000系列fpga的邏輯電路，從而準(zhǔn)確地估計(jì)所需邏輯電路的數(shù)量。雖然滿足相同系統(tǒng)需求及使用同一類型fpga的16-qam數(shù)據(jù)泵的設(shè)計(jì)曾在公開文獻(xiàn)中發(fā)表過，但報(bào)道中的邏輯電路數(shù)量似乎比實(shí)際需要多得多。為了急于投放市場，產(chǎn)品很可能不用cad工具進(jìn)行設(shè)計(jì)。完全依賴cad工具也未必總能得出最優(yōu)的方案，還要付出大量辛勤的汗水、經(jīng)驗(yàn)和創(chuàng)造性工作。

    所有數(shù)字邏輯的基本結(jié)構(gòu)

    只要有足夠的與非門及或非門等通用邏輯門即可構(gòu)建任何數(shù)字邏輯。fpga具有充足的邏輯門。xilinx 4000系列的邏輯門采用真值表的形式，或者采用更為通用的16 字 x 1比特查找表(lut)的形式，它可實(shí)現(xiàn)四個(gè)輸入變量(查找表的地址線)的任意布爾函數(shù)功能。由于產(chǎn)生的函數(shù)功能通常相當(dāng)于多個(gè)與非門的組合，所以lut被視為基本的邏輯單元。xilinx 4000系列可配置邏輯模塊(clb)包括兩個(gè)16字的lut，可組合產(chǎn)生五輸入變量的任意布爾函數(shù)。此外lut還可設(shè)置成兩個(gè)16 x 1 ram或一個(gè)32 x 1 ram。

    clb成二維方陣排列，clb及它們之間的互連可以分別配置。最小的xc4002包含一個(gè)8 x 8的clb矩陣，最大的xc4085xl則包含一個(gè)48 x 48的clb矩陣。每個(gè)lut連接一個(gè)高達(dá)100 mhz的觸發(fā)器。

    16-qam調(diào)制器

    16-qam調(diào)制器包括rf發(fā)射數(shù)據(jù)泵的關(guān)鍵功能模塊(見圖1)。20-mbps串行數(shù)據(jù)分為4比***元組(symbol)后，以每秒5兆碼元的速率并行送至一個(gè)差分編碼器和碼元映射器(symbol mapper)。該映射器產(chǎn)生3比特的正交分量對。然后這些分量對由一對平方根升余弦濾波器進(jìn)行脈沖整形，經(jīng)過插值達(dá)到每秒20兆碼元，再由5mhz載波進(jìn)行調(diào)制，將各輸出相加后進(jìn)行數(shù)模轉(zhuǎn)換。設(shè)計(jì)的關(guān)鍵是采用一對插值脈沖整形濾波器。

    為了有效地實(shí)現(xiàn)這種設(shè)計(jì)方法，有必要在確定邏輯門的總數(shù)時(shí)，將編碼和映射功能模塊以及一個(gè)5mhz調(diào)制器也考慮進(jìn)去。

    編碼和碼元映射

    在確定編碼器和信號(hào)映射器的邏輯數(shù)目時(shí)，我們可以借鑒過去標(biāo)準(zhǔn)調(diào)制解調(diào)器的設(shè)計(jì)。如v.32中的編碼器包括一個(gè)提供180度雙相保護(hù)的差分編碼器和一個(gè)能加入冗余以減小接收器的位誤差率(ber)的卷積編碼器。編碼器和映射器都是有限狀態(tài)機(jī)實(shí)現(xiàn)的，所有狀態(tài)由五個(gè)寄存器(2.5個(gè) clb)實(shí)現(xiàn)，連接邏輯由八個(gè)二輸入異或門(4個(gè)clb)及三個(gè)二輸入與門(1.5 clb)構(gòu)成。在這個(gè)16-qam發(fā)送器中，一個(gè)串并轉(zhuǎn)換寄存器(2個(gè)clb)捕獲到四個(gè)20-mbps的串行比特后形成一個(gè)4比***元，這樣編碼器就