FPGA在衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器設(shè)計(jì)中的應(yīng)用
發(fā)布時(shí)間:2007/9/8 0:00:00 訪問(wèn)次數(shù):883
西南交通大學(xué) 周明彪 1 引 言 由于數(shù)字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕，以及數(shù)字化傳輸方式所特有的高效數(shù)據(jù)傳輸率，可以在有限的傳輸頻帶內(nèi)傳送更多的電視節(jié)目，正成為數(shù)字化視聽技術(shù)發(fā)展的一個(gè)新方向。作為數(shù)字電視前端設(shè)備中的衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器，簡(jiǎn)稱為碼流機(jī)，其主要功能就是接收頻率為950～2 150 MHz的國(guó)內(nèi)外數(shù)字衛(wèi)星節(jié)目信號(hào)進(jìn)行QPSK解調(diào)，并轉(zhuǎn)換成ASI格式的MPEG-2傳輸流，輸出給TS流復(fù)用器、QAM調(diào)制器等前端設(shè)備處理后發(fā)射到數(shù)字電視終端用戶，即相當(dāng)于有線電視臺(tái)轉(zhuǎn)播節(jié)目的信號(hào)源；同時(shí)他還輸出模擬視頻和音頻信號(hào)，供管理人員監(jiān)控使用。本文主要討論如何把調(diào)諧器輸出的TS流轉(zhuǎn)換為ASI格式的MPEG-2傳輸流。 2 系統(tǒng)硬件組成及ASI接口 衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器主要由調(diào)諧器，F(xiàn)PGA，ASI輸出，SPI輸出以及音視頻解碼輸出部分構(gòu)成，其中調(diào)諧器部分負(fù)責(zé)接收來(lái)自衛(wèi)星的節(jié)目信號(hào)；音視頻解碼輸出是供管理人員監(jiān)控使用；FPGA主要負(fù)責(zé)ASI的數(shù)據(jù)鏈路層的具體實(shí)現(xiàn)、SPI輸出以及TS流的轉(zhuǎn)接到音視頻解碼芯片上；控制部分主要負(fù)責(zé)碼流路由選擇和音視頻解碼部分的控制。其內(nèi)部結(jié)構(gòu)如圖1所示。 由于SPI接口采用的是低電壓差分信號(hào)，其傳輸距離短、抗干擾性差，因此當(dāng)今數(shù)字電視前端設(shè)備的輸入輸出接口一般都要求配有ASI接口。DVB-ASI是一種傳輸速率恒定，允許具有不同數(shù)據(jù)速率的串行編碼傳輸系統(tǒng)，我國(guó)的ASI接口沒有采用ISO／IEC規(guī)定的265.625 Mb／s傳輸速率，而是采用了270.000 Mb／s的傳輸速率。DVB-ASI接口協(xié)議是基于MPEG-2傳輸包的分層結(jié)構(gòu)，共分3層[1]，如圖2所示。 第0層：物理層，傳輸介質(zhì)可以是電纜或光纖； 第1層：數(shù)據(jù)鏈路層，主要定義了8 B／10 B編碼，同步 字節(jié)插入以及串并轉(zhuǎn)換； 第2層：傳輸層，采用MPEG-2的傳輸包，有兩種傳輸數(shù)據(jù)格式：一種是每個(gè)TS包中的188 B是連續(xù)的，同步字插在兩個(gè)包間，稱為突發(fā)模式(burst)；另外一種是同步字隨機(jī)均勻地插在TS數(shù)據(jù)之間，稱為非突發(fā)模式，一般設(shè)備只支持非突發(fā)模式的傳輸。 下面主要討論數(shù)據(jù)鏈路層的。FPGA的具體實(shí)現(xiàn)。 3 8 B／10 B編碼的理論基礎(chǔ) DVB-ASI的8 B／10 B編碼[2，3]主要包括數(shù)據(jù)編碼，插入特殊字符和誤差控制。通過(guò)8 B／10 B映射保證發(fā)射信號(hào)正負(fù)均衡，即‘O i和‘1 i為1∶1的直流信號(hào)，并且不會(huì)有連續(xù)的‘0 i或連續(xù)的‘1 i。每8 b分成3 b和5 b兩組，分別映射成4 b和6 b兩部分，合起來(lái)就是10 b。其中每部分按照‘0 i和‘1 i的數(shù)量關(guān)系有惟一的奇偶特性，稱之為RD(Running Disparity)，當(dāng)‘1 i的個(gè)數(shù)大于‘0 i的個(gè)數(shù)時(shí)，RD為正，反之為負(fù)。個(gè)數(shù)相等時(shí)，RD保持不變[4]。具體的編碼規(guī)則見表1。 每個(gè)編碼字符可表示為Dx.y或Kx.y，D表示是數(shù)據(jù)信號(hào)，K表示是字符信號(hào)。 其中x，y為十進(jìn)制數(shù)，編碼中依次對(duì)一個(gè)信息字符的x和y部分進(jìn)行編碼，其編碼的結(jié)果取決于當(dāng)前x或y的值和前一次編碼結(jié)果的RD。若前一次RD為正，則后一次編碼采用RD為負(fù)的碼字編碼，反之亦然。這樣編碼的結(jié)果保證傳輸信號(hào)的電平統(tǒng)計(jì)上的直流特性。 在這種編碼控制下，根據(jù)RD的變化一方面可以保證比特流的直流特性且不會(huì)存在多個(gè)的連續(xù)‘O i或連續(xù)‘1 i；另一方面可以進(jìn)行自動(dòng)檢測(cè)，實(shí)現(xiàn)誤差控制。ASI傳輸系統(tǒng)中的誤比特率小于10-13。系統(tǒng)中插入的特殊符號(hào)實(shí)現(xiàn)控制功能，包括同步信號(hào)K28.5，在接收端的字節(jié)同步正是依
西南交通大學(xué) 周明彪 1 引 言 由于數(shù)字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕，以及數(shù)字化傳輸方式所特有的高效數(shù)據(jù)傳輸率，可以在有限的傳輸頻帶內(nèi)傳送更多的電視節(jié)目，正成為數(shù)字化視聽技術(shù)發(fā)展的一個(gè)新方向。作為數(shù)字電視前端設(shè)備中的衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器，簡(jiǎn)稱為碼流機(jī)，其主要功能就是接收頻率為950～2 150 MHz的國(guó)內(nèi)外數(shù)字衛(wèi)星節(jié)目信號(hào)進(jìn)行QPSK解調(diào)，并轉(zhuǎn)換成ASI格式的MPEG-2傳輸流，輸出給TS流復(fù)用器、QAM調(diào)制器等前端設(shè)備處理后發(fā)射到數(shù)字電視終端用戶，即相當(dāng)于有線電視臺(tái)轉(zhuǎn)播節(jié)目的信號(hào)源；同時(shí)他還輸出模擬視頻和音頻信號(hào)，供管理人員監(jiān)控使用。本文主要討論如何把調(diào)諧器輸出的TS流轉(zhuǎn)換為ASI格式的MPEG-2傳輸流。 2 系統(tǒng)硬件組成及ASI接口 衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器主要由調(diào)諧器，F(xiàn)PGA，ASI輸出，SPI輸出以及音視頻解碼輸出部分構(gòu)成，其中調(diào)諧器部分負(fù)責(zé)接收來(lái)自衛(wèi)星的節(jié)目信號(hào)；音視頻解碼輸出是供管理人員監(jiān)控使用；FPGA主要負(fù)責(zé)ASI的數(shù)據(jù)鏈路層的具體實(shí)現(xiàn)、SPI輸出以及TS流的轉(zhuǎn)接到音視頻解碼芯片上；控制部分主要負(fù)責(zé)碼流路由選擇和音視頻解碼部分的控制。其內(nèi)部結(jié)構(gòu)如圖1所示。 由于SPI接口采用的是低電壓差分信號(hào)，其傳輸距離短、抗干擾性差，因此當(dāng)今數(shù)字電視前端設(shè)備的輸入輸出接口一般都要求配有ASI接口。DVB-ASI是一種傳輸速率恒定，允許具有不同數(shù)據(jù)速率的串行編碼傳輸系統(tǒng)，我國(guó)的ASI接口沒有采用ISO／IEC規(guī)定的265.625 Mb／s傳輸速率，而是采用了270.000 Mb／s的傳輸速率。DVB-ASI接口協(xié)議是基于MPEG-2傳輸包的分層結(jié)構(gòu)，共分3層[1]，如圖2所示。 第0層：物理層，傳輸介質(zhì)可以是電纜或光纖； 第1層：數(shù)據(jù)鏈路層，主要定義了8 B／10 B編碼，同步 字節(jié)插入以及串并轉(zhuǎn)換； 第2層：傳輸層，采用MPEG-2的傳輸包，有兩種傳輸數(shù)據(jù)格式：一種是每個(gè)TS包中的188 B是連續(xù)的，同步字插在兩個(gè)包間，稱為突發(fā)模式(burst)；另外一種是同步字隨機(jī)均勻地插在TS數(shù)據(jù)之間，稱為非突發(fā)模式，一般設(shè)備只支持非突發(fā)模式的傳輸。 下面主要討論數(shù)據(jù)鏈路層的。FPGA的具體實(shí)現(xiàn)。 3 8 B／10 B編碼的理論基礎(chǔ) DVB-ASI的8 B／10 B編碼[2，3]主要包括數(shù)據(jù)編碼，插入特殊字符和誤差控制。通過(guò)8 B／10 B映射保證發(fā)射信號(hào)正負(fù)均衡，即‘O i和‘1 i為1∶1的直流信號(hào)，并且不會(huì)有連續(xù)的‘0 i或連續(xù)的‘1 i。每8 b分成3 b和5 b兩組，分別映射成4 b和6 b兩部分，合起來(lái)就是10 b。其中每部分按照‘0 i和‘1 i的數(shù)量關(guān)系有惟一的奇偶特性，稱之為RD(Running Disparity)，當(dāng)‘1 i的個(gè)數(shù)大于‘0 i的個(gè)數(shù)時(shí)，RD為正，反之為負(fù)。個(gè)數(shù)相等時(shí)，RD保持不變[4]。具體的編碼規(guī)則見表1。 每個(gè)編碼字符可表示為Dx.y或Kx.y，D表示是數(shù)據(jù)信號(hào)，K表示是字符信號(hào)。 其中x，y為十進(jìn)制數(shù)，編碼中依次對(duì)一個(gè)信息字符的x和y部分進(jìn)行編碼，其編碼的結(jié)果取決于當(dāng)前x或y的值和前一次編碼結(jié)果的RD。若前一次RD為正，則后一次編碼采用RD為負(fù)的碼字編碼，反之亦然。這樣編碼的結(jié)果保證傳輸信號(hào)的電平統(tǒng)計(jì)上的直流特性。 在這種編碼控制下，根據(jù)RD的變化一方面可以保證比特流的直流特性且不會(huì)存在多個(gè)的連續(xù)‘O i或連續(xù)‘1 i；另一方面可以進(jìn)行自動(dòng)檢測(cè)，實(shí)現(xiàn)誤差控制。ASI傳輸系統(tǒng)中的誤比特率小于10-13。系統(tǒng)中插入的特殊符號(hào)實(shí)現(xiàn)控制功能，包括同步信號(hào)K28.5，在接收端的字節(jié)同步正是依
| ||||||
公網(wǎng)安備44030402000607
