ST-BUS總線接口模塊的Verilog HDL設(shè)計

摘 要： ST-BUS是廣泛應用于E1通信設(shè)備內(nèi)部的一種模塊間通信總線。結(jié)合某專用通信系統(tǒng)E1接口轉(zhuǎn)換板的設(shè)計，本文對ST-BUS總線進行了介紹，討論了ST-BUS總線接口收發(fā)模塊的設(shè)計方法，給出了Verilog HDL實現(xiàn)和模塊的時序仿真圖。

關(guān)鍵詞：ST-BUS；Verilog HDL；接口模塊；E1；CPLD

引言

隨著數(shù)字技術(shù)的迅速發(fā)展，現(xiàn)代通信系統(tǒng)已成為一個龐大的綜合化數(shù)字網(wǎng)絡(luò)。電信核心網(wǎng)絡(luò)除了提供傳統(tǒng)電話服務(wù)外，還為其它專用通信(比如警用集群通信等)提供中繼服務(wù)。電信系統(tǒng)一般從交換機引出E1信號線路以供其它專用通信系統(tǒng)接入。為了滿足電信網(wǎng)的接入規(guī)范，E1終端設(shè)備內(nèi)部常采用一種被稱為 ST-BUS的總線來對需要接入通信網(wǎng)的各路用戶數(shù)據(jù)進行排隊，以便統(tǒng)一與E1信號進行轉(zhuǎn)換，充分利用E1線路資源。由于批量生產(chǎn)的接口芯片都是針對某些特定標準接口而設(shè)計，無法滿足E1通信的特殊需要。為滿足多種特殊接口與電信線路間進行數(shù)據(jù)交換的需要，增加系統(tǒng)可重配置的靈活性，本文在所涉及項目中的 E1接口轉(zhuǎn)換板的設(shè)計中采用了可編程器件實現(xiàn)了多種特殊接口的混合接入。為了簡化問題，文中主要介紹ST-BUS總線接口收發(fā)模塊的Verilog HDL設(shè)計。

ST-BUS基本原理

ST-BUS(Serial Telecom BUS，串行通信總線)是卓聯(lián)半導體公司根據(jù)電信應用的需要而定義的一種重要的通信設(shè)備內(nèi)部總線通信協(xié)議，它可以將多路信息(包括音頻、視頻、控制信息以及其它數(shù)據(jù)等)進行復接或解復接，以便統(tǒng)一進行信號轉(zhuǎn)換，實現(xiàn)本地設(shè)備與電信E1線路間的數(shù)據(jù)交換。隨著通信系統(tǒng)越來越復雜，電信設(shè)備常有局部部件的淘汰或者更新?lián)Q代。為了提高設(shè)備兼容性也便于系統(tǒng)升級，電信設(shè)備廣泛采取了模塊化設(shè)計方法，而ST-BUS就是將各功能模塊連接起來協(xié)同工作的一種總線標準。所以，不論模塊的功能和外部接口怎樣，只要具備ST-BUS總線接口，都可以方便地嵌入到特定的通信系統(tǒng)中。

根據(jù)卓聯(lián)對ST-BUS的信號及時序規(guī)范所作的定義，ST-BUS是一種傳輸數(shù)字信息的高速同步串行通信總線，總線接口所需信號有幀同步信號、位時鐘信號和串行數(shù)據(jù)信號。幀同步信號主要有類型0和類型1兩種：類型0的同步脈沖僅出現(xiàn)在幀的開頭，如圖1所示，總線上各部件將之作為重要參考信號并由此決定何時開始接收或發(fā)送數(shù)據(jù)流；類型1的同步脈沖需要維持一個完整的時隙周期(即8個位時鐘周期)，在此期間部件也要接收或發(fā)送信息數(shù)據(jù)，這種同步方式較少應用。ST-BUS定義了4種標準時鐘頻率，即16.384MHZ、8.192MHZ、4.096MHZ和2.048MHZ，其中每一種時鐘頻率均可作為部件的內(nèi)部時鐘，不過任意時刻只能選擇其一，自適應系統(tǒng)在設(shè)計時采用了自動選擇模式。