在同步設(shè)計中，通常采用時間延時平衡的方法來保證復(fù)位信號到達各個觸發(fā)器的時間相同。這樣需要加很多的延時緩沖器，對芯片的面積、功耗和成本等關(guān)鍵指標帶來嚴重的影響，同時增加了大規(guī)模集成電路設(shè)計的復(fù)雜性。本文提出了一種適用于大規(guī)模集成電路設(shè)計的復(fù)位方法，該方法采用簡單電路設(shè)計，可以不用加入延時平衡緩沖器，大大降低了芯片設(shè)計的復(fù)雜度，同時降低芯片的面積、功耗和成本等。隨著集成電路設(shè)計技術(shù)的發(fā)展，單芯片電路的設(shè)計規(guī)模越來越大，設(shè)計復(fù)雜度也相應(yīng)地越來越高。目前，在集成電路設(shè)計中，特別是以soc(片上系統(tǒng))芯片為代表的大規(guī)模集成電路設(shè)計中，通常都采用同步時序設(shè)計方法，即芯片內(nèi)部的所有觸發(fā)器都工作于相同的時鐘信號，而且觸發(fā)器狀態(tài)的翻轉(zhuǎn)也都發(fā)生在同一時刻。

     圖2：延時的復(fù)位信號時序圖。

     同步時序設(shè)計方法要求芯片內(nèi)部時鐘信號到達芯片內(nèi)部各個觸發(fā)器的時間一致。實際上，由于時鐘信號到達各個觸發(fā)器所經(jīng)歷路徑的不同，將會導(dǎo)致各個觸發(fā)器上時鐘信號的延時都不太一致。為了保證時鐘沿到達各個觸發(fā)器的時間相同，設(shè)計人員通常需要對時鐘經(jīng)歷的各個路徑時進行補償，即進行時鐘樹的平衡。 同樣的，在芯片復(fù)位電路的設(shè)計中，復(fù)位信號的延時也將會對電路的數(shù)字邏輯產(chǎn)生影響。如圖1所示的電路，由于三個不同的電路模塊的復(fù)位信號輸入端(rst)與整個芯片的復(fù)位信號源(reset)的電路連接路徑不同，就有可能造成如圖2所示的復(fù)位信號延時。當(dāng)復(fù)位信號不同步時，由于各模塊的輸出還有后續(xù)的邏輯運算有可能造成在模塊1的復(fù)位信號消失并開始運轉(zhuǎn)的時刻，模塊2和模塊3的復(fù)位操作仍然沒有完成，其輸出還處于不確定狀態(tài)，從而導(dǎo)致系統(tǒng)邏輯狀態(tài)混亂的不良結(jié)果。 為妥善解決復(fù)位信號的不同步問題，人們在芯片復(fù)位電路的設(shè)計中通常采用類似于時鐘樹平衡的方法，即根據(jù)各個復(fù)位信號經(jīng)歷的不同路徑所產(chǎn)生的不同延時效果，來做出相應(yīng)的延時補償。如圖3所示，通過在rst1和rst2經(jīng)過的路徑上增加延時緩沖器，就可以實現(xiàn)如圖4所示的三個復(fù)位信號同步到達的效果。

     圖3：延時補償后的復(fù)位電路。

     復(fù)位樹的設(shè)計方法雖然能夠較好的解決復(fù)位信號同步的問題，但同時也會因為增加較多的延時緩沖器而增加電路的設(shè)計復(fù)雜度、功耗及芯片面積等問題，尤其是在soc這樣的超大規(guī)模集成電路芯片的設(shè)計中，這些問題就會顯得更加突出。時鐘延時復(fù)位設(shè)計思想 在現(xiàn)在芯片設(shè)計中，異步復(fù)位觸發(fā)器已經(jīng)得到了極為廣泛的應(yīng)用。這類觸發(fā)器的特點是當(dāng)復(fù)位信號發(fā)送到觸發(fā)器時，觸發(fā)器的0、1狀態(tài)馬上就會確定，而與時鐘信號的跳變沒有關(guān)系。 根據(jù)異步復(fù)位觸發(fā)器的這一特點，我們就可以通過控制時鐘信號的產(chǎn)生時間來實現(xiàn)等效的同步復(fù)位操作效果，而不必再進行復(fù)雜的復(fù)位樹設(shè)計。

     圖4：延時后的復(fù)位信號時序圖。

     從上面可以看出，一般集成電路的復(fù)位過程是一個暫態(tài)過程，其實電路中的觸發(fā)器是否同時復(fù)位并不重要，重要的是當(dāng)各個觸發(fā)器離開復(fù)位狀態(tài)時需要同步。這是因為當(dāng)觸發(fā)器的復(fù)位信號一旦撤消，觸發(fā)器的狀態(tài)就會在時鐘的作用下發(fā)生變化。由于時鐘到達各個觸發(fā)器的時間是同時的(在設(shè)計時鐘樹時保證)，這就要求各個觸發(fā)器也同時離開復(fù)位狀態(tài)。否則會出現(xiàn)有些觸發(fā)器離開復(fù)位狀態(tài)開始工作，而另外一些觸發(fā)器仍然處于復(fù)位狀態(tài)，從而導(dǎo)致系統(tǒng)狀態(tài)紊亂。換言之，即使觸發(fā)器的時鐘已經(jīng)撤消了，只要不給觸發(fā)器輸入時鐘，它就會一直保持復(fù)位的狀態(tài)，直到有時鐘才開始工作。利用這個特點，我們可以讓早撤消復(fù)位信號的觸發(fā)器不工作，一直等到最晚的一個觸發(fā)器撤消復(fù)位信號。這樣所有的觸發(fā)器都已經(jīng)完成復(fù)位，處于一個穩(wěn)定的可工作狀態(tài)。這時再送時鐘信號給觸發(fā)器，就能保證所有的觸發(fā)器都能同步工作，這就是時鐘延時的基本設(shè)計思想。 如圖1所示的電路，如果通過對三個復(fù)位信號的延時進行計算，得到所有復(fù)位信號彼此之間的最大延時時間(td)，我們就可以通過控制時鐘信號在最快的復(fù)位信號消失不小于td的時間tc后再產(chǎn)生。具體信號時序如圖5所示。 通過這樣的信號時序控制，就可以保證芯片的各個電路模塊在時鐘信號出現(xiàn)之前已經(jīng)處在確定的初始狀態(tài)。當(dāng)同步的時鐘信號出現(xiàn)時，各個模塊之間就可以開始正常的邏輯運算。

     圖5：異步復(fù)位信號時序圖。

     安全的復(fù)位方法 采用上面時鐘延時的設(shè)計方法能夠解決復(fù)位信號不同時到達各個觸發(fā)器的問題，即解決了