先進(jìn)半導(dǎo)體的制造依賴于設(shè)計(jì)與制造之間的巧妙平衡。在制造端，有許多問(wèn)題會(huì)引起良率下降、性能劣化和功耗上升。特別是在65nm節(jié)點(diǎn)，對(duì)光刻、化學(xué)-機(jī)械拋光(CMP)和隨機(jī)微粒缺陷的設(shè)計(jì)敏感性將嚴(yán)重降低初始良率，使良率遲遲得不到提升。設(shè)計(jì)師還面臨著越來(lái)越復(fù)雜的設(shè)計(jì)規(guī)范和日趨緊張的流片計(jì)劃。如何有效橋接設(shè)計(jì)與制造這兩大領(lǐng)域以實(shí)現(xiàn)更高良率設(shè)計(jì)，同時(shí)仍能滿足極富挑戰(zhàn)性的計(jì)劃要求呢？

65nm節(jié)點(diǎn)三大關(guān)鍵良率影響因素

直到最近，良率損失還主要是在制造領(lǐng)域處理的問(wèn)題。IC設(shè)計(jì)是依據(jù)一系列設(shè)計(jì)規(guī)則實(shí)現(xiàn)的，只要遵守了這些設(shè)計(jì)規(guī)則，設(shè)計(jì)就能保證得到合理的良率。但由于光刻工藝的發(fā)展落后于半導(dǎo)體工藝的發(fā)展，這種情況已經(jīng)發(fā)生了改變。在許多130nm節(jié)點(diǎn)設(shè)計(jì)中，主要材料開(kāi)始從鋁改成了銅，良率更低了。當(dāng)然，隨機(jī)微粒缺陷始終是影響制造良率的重要因素。目前，設(shè)計(jì)師正努力在65nm技術(shù)節(jié)點(diǎn)進(jìn)行設(shè)計(jì)，光刻敏感性、表面平整度差以及對(duì)隨機(jī)微粒缺陷的敏感性已經(jīng)成為良率損失的三大主要因素。

半導(dǎo)體制造商已經(jīng)很擅長(zhǎng)于應(yīng)對(duì)這些挑戰(zhàn)，他們采用各種工具和技術(shù)來(lái)彌補(bǔ)不斷增加的良率損失因素。但這些問(wèn)題不能孤立開(kāi)來(lái)處理，制造必須與設(shè)計(jì)緊密協(xié)作才能取得更高良率的硅片。借助制造領(lǐng)域中已經(jīng)存在的信息，半導(dǎo)體公司可以將這些關(guān)鍵數(shù)據(jù)向上返回給設(shè)計(jì)端，并激活DFM工具。當(dāng)采用相同核心技術(shù)的工具被同時(shí)運(yùn)用于制造和設(shè)計(jì)領(lǐng)域時(shí)，上述想法的作用將更加顯著。

由光刻敏感性引起的良率損失

將設(shè)計(jì)版圖精確地在晶圓上實(shí)現(xiàn)所面臨的挑戰(zhàn)從來(lái)沒(méi)有像現(xiàn)在這樣艱巨，這是因?yàn)橛∷?5nm芯片的微觀特性所需的高級(jí)光刻設(shè)備的開(kāi)發(fā)和應(yīng)用速度緩慢。當(dāng)前193nm光刻設(shè)備擴(kuò)展用于65nm和45nm技術(shù)節(jié)點(diǎn)，納米技術(shù)節(jié)點(diǎn)和只具備部分必要分辨率的光刻設(shè)備的組合導(dǎo)致可印刷性特別差。在沒(méi)有更高分辨率設(shè)備的情況下，業(yè)界紛紛推出各種分辨率增強(qiáng)(RET)技術(shù)，這些技術(shù)被廣泛用于提高設(shè)計(jì)的可印刷性。即使用了這些技術(shù)，設(shè)計(jì)圖案在某些工藝條件下仍然會(huì)失真，從而改變電路的電氣特性。在情況嚴(yán)重時(shí)，一次收縮(pinch)可能引起金屬線或多義線(poly line)開(kāi)路，或兩根線之間的橋接導(dǎo)致短路。在另外一些情況下，上文提到的光刻效應(yīng)會(huì)影響晶體管漏電流和開(kāi)關(guān)延時(shí)、金屬線電容和時(shí)序問(wèn)題，從而引起電路性能劣化和功耗上升。其結(jié)果是更多可變因素導(dǎo)致參數(shù)良率損失。

圖1：相同結(jié)構(gòu)的版圖和SEM視圖，顯示了滿足設(shè)計(jì)規(guī)則的面積中出現(xiàn)的收縮狀態(tài)。

圖2：俯視圖和截面圖描述不同寬度和間距的金屬圖案上的CMP效應(yīng)。

圖3：熱點(diǎn)分析后的設(shè)計(jì)版圖描述了布線器采用的自動(dòng)校正指南。

圖4：采用基于規(guī)則的方法(左)和基于模型的方法(右)對(duì)相同版圖應(yīng)用紅色所示的金屬填充。

圖5：在走線擴(kuò)散和展寬之前(左)和之后(右)的臨界面積版圖，請(qǐng)注意右邊的臨界面積有明顯的下降。

晶圓平整度導(dǎo)致的良率損失

在130nm工藝節(jié)點(diǎn)，許多半導(dǎo)體公司開(kāi)始放棄鋁材，轉(zhuǎn)用銅作為他們互連的金屬材料選擇，這是很大的一個(gè)變化。在前代工藝節(jié)點(diǎn)使用的鋁工藝中，金屬先被沉積，然后經(jīng)蝕刻生成互連線，接著通過(guò)內(nèi)層電介質(zhì)(ILD)的再次沉積隔離互連線，最后進(jìn)行平整處理。在銅工藝中這個(gè)流程有很大的變化。對(duì)于銅來(lái)說(shuō)，金屬走線的圖案先要被蝕刻進(jìn)ILD，然后將銅電鍍到新生成的溝道中，再通過(guò)化學(xué)機(jī)械研磨工藝去除多余的銅材。采用這種工藝的結(jié)果是，在金屬密度不均勻的地方晶圓高度可能會(huì)有變化。在有較寬金屬線的地方會(huì)出現(xiàn)銅被過(guò)多腐蝕掉的情況。在金屬線間間距較小的位置會(huì)發(fā)生電介質(zhì)凹陷的情況。結(jié)果由于不同的晶圓表面高度而導(dǎo)致更大的電氣變化及更嚴(yán)重的焦深(depth of focus)問(wèn)題。

與早前提到的光刻效應(yīng)一樣，由于平整度差導(dǎo)致的變化將導(dǎo)致額外的參數(shù)良率損失。由于互連阻抗的增加，這些變化最終表現(xiàn)為時(shí)序變化的增加。過(guò)度的時(shí)序變化可能影響芯片的最終工作頻率，或引起內(nèi)部時(shí)序沖突，從而破壞芯片的功能。

隨機(jī)微粒引起的良率損失

如前面所述，許多工藝節(jié)點(diǎn)都存在由于隨機(jī)微粒缺陷引起的良率損失問(wèn)題，并且這一點(diǎn)業(yè)界已有共識(shí)。在半導(dǎo)體制造過(guò)程中，隨機(jī)微�？赡芨街诰A表面，引起兩個(gè)設(shè)計(jì)單元之間出現(xiàn)意外短路，從而造成橋接故障，破壞芯片功能。同樣，缺陷也可能切斷電路中的物理網(wǎng)絡(luò)而引起開(kāi)路，從而使器件無(wú)法正常工作。受限于隨機(jī)缺陷的良率