在今天的市場(chǎng)上，產(chǎn)品迅速上市的壓力愈來愈大，但產(chǎn)品的使用壽命卻不斷縮短。產(chǎn)品設(shè)計(jì)穩(wěn)定于12個(gè)月~18個(gè)月的周期不再存在，取而代之的是產(chǎn)品每6個(gè)月便會(huì)更新�？s短的使用壽命給OEM廠商帶來更大的壓力，需要更迅速及高效地把新設(shè)計(jì)推向市場(chǎng)。有研究指出，產(chǎn)品的推出若延遲4周，便會(huì)失去約14%的市場(chǎng)份額。
ASIC器件曾經(jīng)是最具成本效益的系統(tǒng)設(shè)計(jì)方法，在得到摩爾定律 (Moore's Law) 協(xié)助的同時(shí)現(xiàn)在也受到其影響。半導(dǎo)體工藝的尺寸不斷縮減，使得供應(yīng)商可比以前在設(shè)計(jì)中加入更多的功能，這是好的一面。然而，與制造這些更小巧工藝相關(guān)的成本和時(shí)間卻呈指數(shù)級(jí)增長(zhǎng)。更低的單位成本已由更高的非經(jīng)常性工程開支 (NRE) 和更長(zhǎng)的設(shè)計(jì)周期所抵消。首個(gè)硅片的開發(fā)費(fèi)用可能高達(dá)2,000萬美元，而隨著設(shè)計(jì)人員向著90 nm及以下節(jié)點(diǎn)發(fā)展，預(yù)計(jì)成本更會(huì)增加。而且還要計(jì)算出錯(cuò)的成本。重新設(shè)計(jì)會(huì)導(dǎo)致掩模成本升高和上市時(shí)間延長(zhǎng)。這種種因素迫使ASIC只能成為最大批量應(yīng)用具備成本效益的方案。事實(shí)上，業(yè)界預(yù)計(jì)可編程邏輯市場(chǎng)在未來幾年的增長(zhǎng)大多來自于傳統(tǒng)的大批量消費(fèi)電子市場(chǎng)。據(jù)市場(chǎng)研究機(jī)構(gòu)Gartner Dataquest估計(jì)，2004年的低成本FPGA市場(chǎng)約值3.5億美元，并會(huì)于2008年增長(zhǎng)至超過11億美元。
FPGA獲普遍公認(rèn)為最迅速建構(gòu)樣機(jī)和開發(fā)設(shè)計(jì)的途徑。FPGA硅片由于能夠進(jìn)行編程、調(diào)試、再編程和重復(fù)操作，因此可以很好地進(jìn)行設(shè)計(jì)開發(fā)和驗(yàn)證，比ASIC環(huán)境能更早地實(shí)現(xiàn)相同的設(shè)計(jì)，而且風(fēng)險(xiǎn)更低，因?yàn)闊o需“重新設(shè)計(jì)”一個(gè)掩模套件，只需對(duì)FPGA重新編程即可。FPGA還可通過其現(xiàn)場(chǎng)編程能力延長(zhǎng)產(chǎn)品在市場(chǎng)上的壽命，用以進(jìn)行系統(tǒng)升級(jí)或修復(fù)漏洞。
FPGA入門套件是由FPGA供應(yīng)商提供的完整設(shè)計(jì)解決方案，能讓設(shè)計(jì)人員提高開發(fā)效率，實(shí)現(xiàn)最快的上市時(shí)間。入門套件的軟件和硬件功能可為設(shè)計(jì)人員帶來很多優(yōu)點(diǎn)，包括：技術(shù)和組件評(píng)估、快速設(shè)計(jì)開發(fā)、廣泛的設(shè)計(jì)調(diào)試能力及簡(jiǎn)化設(shè)計(jì)。
使用入門套件，設(shè)計(jì)人員基本上可立即采用先進(jìn)的技術(shù) (如90 nm) 和今天領(lǐng)先FPGA的完整平臺(tái)功能。但是，哪種FPGA架構(gòu)才適合您的需求呢？由于在入門套件中唯有FPGA會(huì)進(jìn)入您的最終設(shè)計(jì)，您分析的重點(diǎn)應(yīng)在于FPGA。在明顯的總門數(shù)和性能參數(shù)等考慮因素之外，F(xiàn)PGA技術(shù)本身將大大影響您的最終設(shè)計(jì)，因此必須仔細(xì)考量。
nvFPGA與SRAM比較
過去，以易失性SRAM為基礎(chǔ)的FPGA一直保持著市場(chǎng)領(lǐng)先地位。先進(jìn)的CMOS工藝使得SRAM解決方案在尺寸方面優(yōu)于其非易失性的競(jìng)爭(zhēng)對(duì)手，并使到SRAM FPGA在密度方面一直較非易失性產(chǎn)品 (nvFPGA) 優(yōu)勝。然而，在以價(jià)值為基礎(chǔ)/低端FPGA市場(chǎng)上，門密度現(xiàn)已足夠讓許多設(shè)計(jì)受到焊盤而不是內(nèi)核的限制。這便為極富價(jià)格競(jìng)爭(zhēng)力的解決方案開啟了代替ASIC產(chǎn)品的市場(chǎng)。nvFPGA技術(shù)能為設(shè)計(jì)人員帶來許多優(yōu)勢(shì)。作為單芯片解決方案，設(shè)計(jì)人員無需費(fèi)力設(shè)計(jì)和處理許多與易失性FPGA相關(guān)的支持器件和電路。由于設(shè)計(jì)工作減少，出錯(cuò)和調(diào)試的機(jī)會(huì)相應(yīng)降低，令到執(zhí)行的風(fēng)險(xiǎn)也下降——因?yàn)樵辉诎迳媳悴粫?huì)失效。毋需全部支持器件及電路加上相等的單元價(jià)格，nvFPGA因此能提供較易失性FPGA更龐大的成本節(jié)省。在以SRAM 為基礎(chǔ)FPGA應(yīng)用中，有關(guān)支持器件和電路的成本往往不菲，這包括了啟動(dòng)PROM、CPLD、欠壓檢測(cè)電路、加電次序和其它管理元件等。

舉例說，以90nm SRAM為基礎(chǔ)的器件具有嚴(yán)格的內(nèi)核電源電壓要求，保證配置SRAM不會(huì)在系統(tǒng)電源欠壓的情況下被破壞。配置SRAM的破壞會(huì)導(dǎo)致災(zāi)難性的器件損壞。而以Flash為基礎(chǔ)的FPGA，F(xiàn)lash配置單元不會(huì)在欠壓情況下被破壞，當(dāng)電源一旦恢復(fù)，更會(huì)即時(shí)恢復(fù)。為了檢測(cè)和管理以SRAM 為基礎(chǔ)FPGA的欠壓情況，需要在設(shè)計(jì)中加入額外的外圍元件，但以非揮發(fā)性Flash為基礎(chǔ)的FPGA則沒有此需要。
隨著FPGA的復(fù)雜性、功能和市場(chǎng)份額不斷增長(zhǎng)，F(xiàn)PGA對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)需求也相應(yīng)增加。非易失性Flash FPGA提供多種水平的設(shè)計(jì)保密性，較傳統(tǒng)以SRAM為基礎(chǔ)的 FPGA和ASIC解決方案優(yōu)勝。一個(gè)典型的系統(tǒng)可能融合一個(gè)處理器/DSP、一些存儲(chǔ)器、一些ASSP和一個(gè)或多個(gè)FPGA。如果您能讀出FPGA的內(nèi)容，便可復(fù)制 (或加強(qiáng)) 整個(gè)系統(tǒng)的性能，因?yàn)樗衅渌际乾F(xiàn)成的。與SRAM技術(shù)不同，使用非易失性FPGA，外人就無法截取其比特流，也無法損害外圍配置器件。
以ProASIC3 Flash為基礎(chǔ)的FPGA提供基于FlashLock的安全保護(hù)，使用128位密鑰機(jī)制保護(hù)器件內(nèi)容。此外，ProASIC3器件還使用嵌入式128位AES解碼內(nèi)核支持安全的ISP。只有Flash FPGA技術(shù)才能提供這種領(lǐng)先的安全性能。
使用入門套件作出可靠決定
使用入門套件平臺(tái)有多種好處，能評(píng)估供應(yīng)商的元件是其中之首。您應(yīng)該讀過供應(yīng)商的產(chǎn)品手冊(cè)及了解其FPGA平臺(tái)的性能、功耗和性能。但是，這些FPGA器件在您的設(shè)計(jì)中表現(xiàn)如何？在給定的工作條件下，功耗會(huì)是多少？能支持您的設(shè)計(jì)所要求的產(chǎn)能嗎？而確定系統(tǒng)性能的唯一辦法是將硅片放在設(shè)計(jì)中，然后進(jìn)行試運(yùn)行。
不使用入門套件的另一