來源：edires.net  作者：李強 潘明 許勇

摘要：基于FPGA和電子設計自動化技術，采用模塊化設計的方法和VHDL語言，設計一個基于FPGA的RISC微處理器。該微處理器主要由控制器、運算器和寄存器組成，具有指令控制、操作控制、時間控制和數(shù)據(jù)加工等基本功能，其指令長度為16位定長，采用立即尋址和直接尋址兩種方式。仿真結(jié)果表明，基于FPGA的RISC微處理器的時鐘頻率為23.02MHz，且功能完全達到設計要求。

關鍵詞：RISC微處理器；電子設計自動化；現(xiàn)場可編程門陣列；VHDL語言

20世紀80年代初興起的RISC技術一直是計算機發(fā)展的主流，RISC微處理器的一些基本理論則是計算機領域的重要基礎常識，但具體實現(xiàn)仍有難度。電子設計自動化(Electronic Design Automation，簡稱EDA)是現(xiàn)代電子設計的核心技術。利用EDA技術進行電子系統(tǒng)設計的主要目標是完成專用集成電路(ASIC)的設計，而現(xiàn)場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)是實現(xiàn)這一途徑的主流器件�，F(xiàn)場可編程通用門陣列(Field Program mableGateArray，簡稱FPGA)的內(nèi)部具有豐富的可編程資源。FPGA外部連線很少、電路簡單、便于控制。FPGA目前已達千萬門標記(10million-gatemark)，速度可達200～400MHz。本文介紹了一種基于FPGA技術用VHDL(VHSICHardw are Description Language)語言實現(xiàn)的8位RISC微處理器，并給出了仿真綜合結(jié)果。

微處理器功能、組成及指令集

本文設計的RISC微處理器遵循了RISC機器的一般原則：指令條數(shù)少而高效、指令長度固定、尋址方式不超過兩種、大量采用寄存器、為提高指令執(zhí)行速度、指令的解釋采用硬聯(lián)線控制等等。

RISC微處理器的功能和組成
微處理器是整個計算機系統(tǒng)的核心，它具有如下基本功能：指令控制、操作控制、時間控制、數(shù)據(jù)加工。本文設計的微處理器主要由控制器、運算器和寄存器組成，還包括程序計數(shù)器、譯碼器等一些其他的必要邏輯部件�？刂破魇前l(fā)布命令的“決策機構(gòu)”，即完成協(xié)調(diào)和指揮整個計算機系統(tǒng)的操作。相對于控制器而言，運算器接受控制器的命令而進行動作，即運算器所進行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。存儲器是記憶設備，存儲單元長度是8位，用來存放程序和數(shù)據(jù)。

微處理器的指令集
微處理器的指令長度為16位定長，每條指令占兩個存儲單元，尋址方式僅有立即尋址、直接尋址兩種。該RISC微處理器選取了使用頻度較高的8種指令LDA、STO、JMP、ADD、AND、XOR、SKZ、HLT等。指令操作碼占用指令字的高4位，預留了空間，便于以后指令集的擴展。指令周期是由8個時鐘組成，每個時鐘都要完成固定的操作。部分典型指令的操作流程圖如圖1所示。

圖1　部分指令操作流程

關鍵模塊的設計
RISC微處理器是一個復雜的數(shù)字邏輯電路，但其基本部件的邏輯并不復雜，可以把它分為時鐘產(chǎn)生器、指令寄存器、累加器、算術邏輯單元、數(shù)據(jù)控制器、狀態(tài)控制器、程序計數(shù)器、地址多路器等單元來考慮。在硬件驗證時還需要建立一些如ROM/RAM和地址譯碼器等必要的外圍器件。以下是幾個關鍵模塊的設計。

時鐘產(chǎn)生器的設計

圖2　時鐘產(chǎn)生器電路的設計

時鐘產(chǎn)生器Pulse產(chǎn)生的電路如圖2所示，計算機的協(xié)調(diào)動作需要時間標志，它用時序信號體現(xiàn)，時鐘產(chǎn)生器正是產(chǎn)生這些時序信號的器件。圖2中時鐘產(chǎn)生器利用外來時鐘信號clk產(chǎn)生一系列時鐘信號clk1，fetch，aluclk等，并送往微處理器的其他部件。rst控制著微處理器的復位和啟動操作，當rst一進入高電平，微處理器就結(jié)束現(xiàn)行操作，并且只要rst停留在高電平狀態(tài)，微處理器就維持復位狀態(tài)。rst回到低電平后在接著到來的fetch上升沿啟動微處理器開始工作。

由于時鐘產(chǎn)生器對微處理器各種操作實施時間上的控制，所以其性能好壞從根本上決定了整個微處理器的運行質(zhì)量。本設計采用的同步狀態(tài)機的設計方法，使得clk1，fetch，alu_clk在跳變時間同步性能上有顯著提升，為整個系統(tǒng)性能的提高打下良好的基礎。

狀態(tài)控制器的設計
狀態(tài)控制器的電路圖如圖3所示。從實現(xiàn)的途徑看，RISC微處理器與一般的微處理器的不同之處在于，它的時序控制信號的形成部件是用硬布線邏輯實現(xiàn)而不是采用微程序控制。由于器件本身設計比較復雜，且對各個控制信號的時序有嚴格要求，所以其VHDL程序用有限狀態(tài)機FSM來實現(xiàn)。