1 控制系統(tǒng)硬件設(shè)計(jì)

　　系統(tǒng)的總體結(jié)構(gòu)框圖見圖1，包括隔離、放大、濾波、量程自動(dòng)切換、鎖相電路、時(shí)鐘模塊、lcd顯示、通信、fpga諧波檢測(cè)、以態(tài)網(wǎng)接口等模塊。用交流采樣法高速采集經(jīng)調(diào)理后的三相電壓、三相電流及通過二次運(yùn)算計(jì)算出零線電流、有功功率、無功功率、頻率、功率因數(shù)及三相不平衡度等參數(shù)，并能檢測(cè)到21次諧波，對(duì)以上數(shù)據(jù)進(jìn)行記錄保持，并可通過液晶屏觀察這些數(shù)據(jù)。另外，實(shí)現(xiàn)多種通信技術(shù)，如rs232，can總線、以太網(wǎng)通信等。

　　由于本監(jiān)測(cè)器監(jiān)測(cè)指標(biāo)多，功能復(fù)雜，工作量大，因此控制器的選擇是非常關(guān)鍵的。考慮到str710ftbz6具有高性價(jià)比、功能靈活、易于人機(jī)對(duì)話等眾多特點(diǎn)；fpga則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。因此控制器采用str710ftbz6與acex1k30相結(jié)合，就充分發(fā)揮兩者的互補(bǔ)性。

1.1 主控制器的選擇

　　由于本監(jiān)測(cè)器監(jiān)測(cè)指標(biāo)多，功能復(fù)雜，工作量大，因此控制器的選擇是非常關(guān)鍵的�？紤]到str710ftbz6具有高性價(jià)比、功能靈活、易于人機(jī)對(duì)話等特點(diǎn)；fpga則有高速、高可靠及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。因此控制器采用str710ftbz6與acex1k30相結(jié)合，就能充分發(fā)揮兩者的互補(bǔ)性。

1.2 隔離、放大、量程自動(dòng)切換電路

　　現(xiàn)在以電流信號(hào)為例說明該部分的電路設(shè)計(jì)，電壓信號(hào)的調(diào)理電路與電路信號(hào)相似。該部分的電路設(shè)計(jì)如圖2。在正常供電的情況下，通過編寫循環(huán)子程序?qū)Ω飨嗄M開關(guān)的控制信號(hào)賦值，從而達(dá)到對(duì)三相信號(hào)分時(shí)循環(huán)采集的目的。對(duì)于電流量測(cè)量，本系統(tǒng)設(shè)計(jì)了量程自動(dòng)切換功能(分兩個(gè)量程檔)�，F(xiàn)以a相信號(hào)為例，分忻一下如何實(shí)現(xiàn)量程自動(dòng)切換功能。

　　在默認(rèn)情況下當(dāng)監(jiān)測(cè)a相信號(hào)時(shí)，clal控制信號(hào)為0，經(jīng)過電流互感器(ta-6a)后的a相信號(hào)ia通過u1a(四路模擬開關(guān)cd4016的第一路)輸入到放大電路中。但當(dāng)系統(tǒng)監(jiān)測(cè)到該相的信號(hào)小于5a時(shí)，則立即對(duì)cia1置1，cia2置0，ia通過ulb(四路模擬開關(guān)cd4016的第二路)輸入到放大電路中。由于r1>r2，所以減小ia信號(hào)的衰減，從而實(shí)現(xiàn)量程自動(dòng)切換的功能，也進(jìn)一步的提高了本系統(tǒng)的測(cè)量精度。

　　為了避免頻譜混疊造成信號(hào)的失真，因此一般的電子系統(tǒng)中多需要設(shè)計(jì)濾波器。對(duì)于本系統(tǒng)，由于測(cè)試電網(wǎng)諧波時(shí)，必須計(jì)算功率，即計(jì)算電壓、電流的互相關(guān)，所以對(duì)相位的要求很高。本系統(tǒng)采用專用的四階butterworth低通開關(guān)電容濾波器tlc14。避免了傳統(tǒng)的由于采用運(yùn)放、電阻、電容搭建的濾波電路易受干擾、穩(wěn)定性不好等問題。該濾波器具有以下特點(diǎn)：低成本，易用；濾波器的截止頻率取決于外部時(shí)鐘頻率；截止頻率范剛從0.1～30 khz。

　　放大電路的輸出信號(hào)作為抗混疊濾波器的輸入信號(hào)。該濾波器的截止頻率fc取決于其時(shí)鐘頻率fclock，其關(guān)系為fc=fclock/100；fclock≈1／4.23rc，由于本系統(tǒng)設(shè)計(jì)的諧波測(cè)量次數(shù)要求達(dá)到21次，其截止頻率為fc=1.05khz，因此選擇c=100pf，r=2kω即可滿足要求。

1.3 電平提升電路與鎖相倍頻電路

　　由于經(jīng)過抗混疊濾波器后的輸出信號(hào)是雙極性的，因此，在進(jìn)行模數(shù)轉(zhuǎn)換之前必須通過電平提升路將雙極性信號(hào)通過電平移位為適合a／d采集要求單極性信號(hào)作為同步鎖相倍頻電路的輸入信號(hào)。pll采用cmos集成鎖相環(huán)芯片cd4046和計(jì)數(shù)cd74f163配合實(shí)現(xiàn)信號(hào)精確同步鎖相64倍頻的的，該倍頻數(shù)滿足快速傅立葉radix-2算法及奈奎斯采樣頻率要求。

2 基于fpga的fft功能實(shí)現(xiàn)

2.1 算法分析

　　采用radix-2 fft實(shí)現(xiàn)諧波測(cè)量能盡可能減少?gòu)?fù)數(shù)，同時(shí)邏輯關(guān)系簡(jiǎn)單，易于編程。它可以用蝶形處理器有效地實(shí)現(xiàn)，由一個(gè)復(fù)數(shù)加法器、復(fù)數(shù)減法器和旋轉(zhuǎn)因子的復(fù)數(shù)乘法器綃成。

　　高效復(fù)數(shù)乘法器：復(fù)數(shù)旋轉(zhuǎn)因子乘法r+ji=(x+jy)(c