特性:

　　最高采樣速率：125 msps

　　12 位無丟失碼精度

　　3.5 db 粗略增益以及高達(dá) 6 db 的可編程精細(xì)增益，以實(shí)現(xiàn)對 snr/sfdr 值進(jìn)行折中平衡

　　并行 cmos 和雙倍數(shù)據(jù)速率 (ddr) lvds 輸出選項(xiàng)

　　可支持正弦、lvcmos、lvpecl、lvds 時(shí)鐘輸入以及低至 400 mvpp 的時(shí)鐘振幅

　　時(shí)鐘占空比穩(wěn)定器

　　可支持外部參考的內(nèi)部參考

　　參考設(shè)計(jì)無需外部去耦

　　可編程輸出時(shí)鐘位置和驅(qū)動強(qiáng)度，以簡化數(shù)據(jù)采集

　　3.3 v 模擬電源和 1.8 v～3.3 v 數(shù)字電源

　　采用 32-qfn 封裝 (5 mm × 5 mm)

　　引腳兼容的 12 位精度產(chǎn)品系列 (ads612x)