摘要：回顧了異步集成電路設(shè)計(jì)發(fā)展的歷史，闡述了當(dāng)前異步集成電路重新引起重視的原因，總結(jié)了異步集成電路的優(yōu)勢，并對異步集成電路設(shè)計(jì)方法進(jìn)行了簡要地概括，介紹了實(shí)用的異步集成電路芯片，最后分析了異步集成電路面臨的挑戰(zhàn)，并揭示了它今后的發(fā)展方向。
關(guān)鍵詞：異步集成電路；集成電路設(shè)計(jì)；設(shè)計(jì)方法

1 引言

集成電路設(shè)計(jì)之初，并沒有同步和異步的區(qū)別，研究的重點(diǎn)在于“mechanical relay circuits”[1]。70年代后，同步設(shè)計(jì)因?yàn)楦拍詈唵巍⒃O(shè)計(jì)方便，逐漸成為設(shè)計(jì)的主流方案。在這一時(shí)期，異步集成電路的研究僅僅停留在理論上，研究的出發(fā)點(diǎn)也僅僅是它與同步電路不同。90年代初期，同步電路設(shè)計(jì)仍然占據(jù)著數(shù)字集成電路設(shè)計(jì)領(lǐng)域的主導(dǎo)地位，但是由于電路設(shè)計(jì)規(guī)模的擴(kuò)大和生產(chǎn)工藝的限制，原先可以忽略的互連線之間的延遲、時(shí)鐘樹的負(fù)載等已經(jīng)變得越發(fā)突出。設(shè)計(jì)方法上也面臨著很多難以解決的問題（比如，時(shí)鐘skew問題）。這時(shí)，異步電路設(shè)計(jì)方法重新引起了設(shè)計(jì)者的重視，與先前為純粹追求不同的理論而進(jìn)行的研究已經(jīng)大不相同，在一定程度上，已經(jīng)可以作為實(shí)際應(yīng)用中的理論依據(jù)和CAD輔助工具。在應(yīng)用方面，一些面向商業(yè)應(yīng)用的異步集成芯片的出現(xiàn)也有力地證明了異步集成電路在某些方面存在的優(yōu)勢。

2 發(fā)展歷程

2.1 創(chuàng)建理論基礎(chǔ)

50年代是組合邏輯和有限狀態(tài)機(jī)時(shí)序電路時(shí)代。異步電路的研究開始是從分析時(shí)序電路的輸入約束條件開始的，這也是當(dāng)時(shí)開關(guān)理論研究領(lǐng)域中的一部分。Huffman首先指出，為了使一個(gè)時(shí)序電路能分辨出輸入的變化，要求這個(gè)電路的輸入信號之間必須有一個(gè)最小的時(shí)間間隔。也就是說，存在兩個(gè)時(shí)間段d1和d2，其中d1＜d2。當(dāng)輸入信號之間間隔小于 d1時(shí)，不能被電路分辨出來；當(dāng)間隔大于d2時(shí)，才可以分辨；當(dāng)間隔大于d1而小于d2時(shí)，會導(dǎo)致時(shí)序電路功能的不確定�；谶@種分析出現(xiàn)的一類電路形式稱為Huffman電路。

同一時(shí)期，Muller[2,3]提出了另外的一類電路形式，與現(xiàn)在的異步電路形式極為接近。實(shí)際上，他提出了使用完成信號，對于Muller電路，僅僅在完成信號有效后，輸入信號才允許發(fā)生變化。

2.2 創(chuàng)建應(yīng)用基礎(chǔ)

Huffman和Muller的先導(dǎo)工作，激起了開關(guān)電路領(lǐng)域?qū)Ξ惒诫娐返膹V泛研究。其中，Unger[4]的工作是最有創(chuàng)造性的。他給出了設(shè)計(jì)單輸入變化異步時(shí)序電路的詳細(xì)方法，并提出多輸入變化電路設(shè)計(jì)時(shí)，需要考慮的一些因素。他的工作對隨后異步電路的實(shí)用化產(chǎn)生了很大的影響。例如，幾個(gè)早期的主流計(jì)算機(jī)MU-5和Atlas[5]是完全用異步電路實(shí)現(xiàn)的異步系統(tǒng)。

60年代，一項(xiàng)重要的工作是Macromodule Project，它有力地證明了異步電路模塊在組合構(gòu)成系統(tǒng)時(shí)模塊化帶來的優(yōu)勢。當(dāng)時(shí)創(chuàng)建了一組數(shù)字模塊，用這組模塊不僅可以很快地組建成通用計(jì)算機(jī)，而且可以用于構(gòu)建專用計(jì)算機(jī)。這個(gè)計(jì)劃的研究成果給后來大量模塊化的設(shè)計(jì)方法奠定了重要的基礎(chǔ)。

另一項(xiàng)有價(jià)值的開創(chuàng)性工作來自Chuck Seitz。他提出了使用Petri網(wǎng)作為設(shè)計(jì)和分析異步電路的體系。其后，他在Utah大學(xué)和CalTech的教學(xué)過程，引發(fā)一大批學(xué)生對異步電路產(chǎn)生了濃厚的興趣。他的影響促成了世界上首臺異步Dataflow計(jì)算機(jī)和包含異步硬件的商用系統(tǒng)——Evans & Sutherland LDS-1（首臺專用圖形計(jì)算機(jī)）的出現(xiàn)。

2.3 VLSI時(shí)代異步系統(tǒng)的研究

70年代后期到80年代，由于工藝技術(shù)的發(fā)展，數(shù)字集成電路的設(shè)計(jì)規(guī)模從LSI向VLSI發(fā)展。同時(shí)，設(shè)計(jì)方法也面臨著很多挑戰(zhàn)，結(jié)束了半導(dǎo)體行業(yè)提供單個(gè)邏輯單元，由電路系統(tǒng)設(shè)計(jì)者利用這些單元進(jìn)行邏輯設(shè)計(jì)，然后構(gòu)成電路系統(tǒng)的設(shè)計(jì)流程。這一時(shí)期，由于同步集成電路的設(shè)計(jì)模型簡單，設(shè)計(jì)方法統(tǒng)一，CAD工具日趨成熟，絕大部分設(shè)計(jì)、研究都集中在同步集成電路上，而異步電路的研究還僅僅局限于一些特殊模塊和理論研究。

2.4 EDA時(shí)代

隨著工藝技術(shù)的持續(xù)發(fā)展，最小線寬逐漸減小，同時(shí)單芯片的尺寸卻逐漸增大。特別是進(jìn)入深亞微米以后，連線延遲的影響越來越大，使同步設(shè)計(jì)中的時(shí)鐘skew問題越來越難處理；芯片的密度和規(guī)模的增加，功耗問題給電池供電和散熱都提出了更高的要求。

從80年代后期到90年代中后期，異步電路被重新引起重視。異步電路的復(fù)興，由研究設(shè)計(jì)方法開始。設(shè)計(jì)方法的自動(dòng)化為異步電路的實(shí)現(xiàn)提供有力的支持，出現(xiàn)了Locally-clocked machine、Tagram、3D-machine Micropipeline等較實(shí)用的設(shè)計(jì)模型和方法。利用這些方法設(shè)計(jì)出的異步集成電路AMULETⅠ、Ⅱ、Ⅲ驗(yàn)證了異步集成電路低功耗的優(yōu)點(diǎn) [6]，RAPPID則是異步集成電路在高性能方面的應(yīng)用。

2.5 SoC時(shí)代

超大規(guī)模和低功耗是21世紀(jì)的一個(gè)突出問題。超大規(guī)模要求集成電路設(shè)計(jì)必須依靠EDA工具來完成，低功耗則要求采用新的系統(tǒng)和電路結(jié)構(gòu)。異步集成電路在這方面的優(yōu)勢是功耗效率高、電路組織形式靈活，但主要的問題是缺乏固定的設(shè)計(jì)流程和設(shè)計(jì)工具。

SoC設(shè)