1 引言

　　近年來，隨著雷達技術(shù)的高速發(fā)展對雷達信號源的要求也越來越高。寬工作頻段、高輸出功率、復雜多變的信號調(diào)制形式和信號的穩(wěn)定度已成為衡量雷達信號源性能的重要指標。ad9858是業(yè)界首款具有1 gs／s直接數(shù)字合成器(dds)，10位d／a轉(zhuǎn)換器，快速頻率跳躍和精細調(diào)諧分辨率功能的單片解決方案，ad9858優(yōu)良的性能使其適用于軍事以及航空雷達的信號源設計。

2 雷達信號波形產(chǎn)生器

　　雷達信號波形產(chǎn)生器在有源雷達整體結(jié)構(gòu)中占有重要地位，能在低功率電平上產(chǎn)生雷達信號的基本波形，因而易于得到脈沖壓縮和相參系統(tǒng)等所要求的復雜波形�；静ㄐ谓�(jīng)過功率放大器后即可送至天線作為雷達輸出信號。圖1所示為采用功率放大發(fā)射機和超外差接收機雷達的簡化框圖。

　　雷達系統(tǒng)普遍采用的發(fā)射信號大斂分為：單頻脈沖、線性調(diào)頻信號及編碼調(diào)制信號。為了增大探測距離，優(yōu)化距離分辨率、速度分辨率等技術(shù)指標，通�？蓪⑦@些信號組合來形成波形。采用高速dds器件ad9858形成的波形信號具有高精度、高掃描率、抗干擾性好、截獲率低等特性，而且硬件電路結(jié)構(gòu)簡單，有助于設備的小型化和集成化。

3 dds工作原理

3.1 dds基本原理

　　直接數(shù)字頻率合成(dds)采用全數(shù)字結(jié)構(gòu)，具有精確的頻率分辨率、快速的頻率轉(zhuǎn)換時間以及可靈活產(chǎn)生多種信號等特點。因此，dds已逐漸取代模擬方式。

　　dds由相位累加器、波形存儲器和數(shù)模轉(zhuǎn)換器等組成。其原理：向dds寫入頻率控制字，經(jīng)過相位累加器轉(zhuǎn)換成瞬時相位，在外部參考時鐘作用下，每個時鐘周期相位累加器累加相位步進一次，然后對應到波形存儲器中所存儲的正弦函數(shù)查詢表，不同的瞬時相位碼輸出不同的幅值編碼，再將該幅值編碼輸出給數(shù)模轉(zhuǎn)換器(d／a)，把數(shù)字量轉(zhuǎn)換為模擬量輸出給低通濾波器，最后輸出所需的信號。

3.2 ad9858簡介

　　與其他高速dds器件相比，ad9858內(nèi)部集成有10位數(shù)模轉(zhuǎn)換器，其頻率分辨率為32位，最高輸出頻率可達400 mhz。ad9858的系統(tǒng)結(jié)構(gòu)含有：dds模塊、模擬混頻器模塊和數(shù)字鎖相環(huán)模塊。其中dds模塊可在數(shù)字域產(chǎn)生表示正弦曲線的數(shù)字值；數(shù)字鎖相環(huán)由數(shù)字相頻檢測器(phd)和具有高速鎖存邏輯電路的電荷泵組成；模擬混頻器主要用于通信基站設計。

　　ad9858有并行和串行兩種數(shù)據(jù)傳輸方式。數(shù)據(jù)從用戶傳輸?shù)絛ds器件需兩步驟：寫操作時，不管是采用并行還是串行數(shù)據(jù)傳輸方式，首先都要將數(shù)據(jù)寫入i／o緩沖；當數(shù)據(jù)從i／o緩沖器存入存儲寄存器，dds才開始接收數(shù)據(jù)。在ad9858中，觸發(fā)fud引腳或者改變預編程的profile都可以使i／o緩沖器中的數(shù)據(jù)存入dds的存儲寄存器中。

　　并行模式時，系統(tǒng)激活8個雙向數(shù)據(jù)口(dc～d7)、6個地址輸人口(addr5～addr0)、1個讀口(rd)和1個寫口(wr)。寄存器的選取由寄存器提供的地址決定。讀寫功能由rd和wr脈沖觸發(fā)控制，但這兩個功能不能同時作用。讀寫數(shù)據(jù)通過。d0～d7引腳傳輸。

　　串行模式包括兩個階段。第一階段由一個8位的指令周期構(gòu)成，最高位是標志位，可確定讀寫操作，低6位是串行數(shù)據(jù)傳輸目標寄存器地址；第二階段是將數(shù)據(jù)寫入寄存器。

4 系統(tǒng)軟件設計

　　雷達信號發(fā)生器是在vc環(huán)境下通過計算機并口控制ad9858，來產(chǎn)生雷達發(fā)射機所需的各種信號。ad9858有單頻、頻率掃描和睡眠三種工作模式。可產(chǎn)生單頻點正弦信號、chirp信號、bpsk(qpsk)信號。

　　線性調(diào)頻工作原理：先指定頻率起始點和步進頻率，并使頻率以一定的速率累加，直到用戶所設定的上限頻率(最高頻率為參考時鐘頻率的一半，即奈奎斯特頻率)。以ad9858采用串行工作方式，產(chǎn)生線性調(diào)頻信號為例，初始化是指復位ad9858的初始狀態(tài)，包括設置s／p select，sleep，reset，clr，sync等位。根據(jù)產(chǎn)生信號參數(shù)分別配置控制寄存器(cfr)、頻率調(diào)節(jié)字(ftw)、步進頻率調(diào)節(jié)字(dftw)、步進頻率斜率控制字(dfrrw)和相位偏移字(pow)等。

　　寄存器設置完成，系統(tǒng)等待外部激勵信號。當檢測到一個上升沿后，系統(tǒng)發(fā)出update信號，將寫入寄存器的數(shù)據(jù)導入dds內(nèi)核，dds按照新配置開始工作。與此同時，計數(shù)器開始計數(shù)，并輸出線性調(diào)頻信號，并使相位累加器置1。計數(shù)器溢出后，系統(tǒng)發(fā)出update信號，由于此時相位累加器清零位有效，相位累加器被清零，同時停止輸出線性調(diào)頻信號。其中，寫控制字以及update信號的產(chǎn)生都是通過計算機并口實現(xiàn)的。在vc環(huán)境下，為方便對并口實施讀寫操作，本系統(tǒng)設計直接使用由yariv kaplan編寫的winio庫，具有如下特點：winio庫通過使用內(nèi)核模式下設備驅(qū)動程序和其他一些底層編程技巧繞過windows安全保護機制，允許32位windows程序直接操作i／o口。庫內(nèi)含有g(shù)etportval和set-portval兩函數(shù)即可實現(xiàn)并口數(shù)據(jù)讀寫。

5 系統(tǒng)硬件設計

　　雷達信號波形產(chǎn)生器基于vc軟件編程環(huán)境，采用計算機向并行接口讀寫數(shù)據(jù)來控制ad9858，再輔以晶體振蕩器、濾波器、放大器和混頻器等外圍