1.1 fpga的特點(diǎn)及其發(fā)展趨勢
　嵌入式系統(tǒng)是一個(gè)面向應(yīng)用、技術(shù)密集、資金密集、高度分散、不可壟斷的產(chǎn)業(yè)，隨著各個(gè)領(lǐng)域應(yīng)用需求的多樣化，嵌入式設(shè)計(jì)技術(shù)和芯片技術(shù)也經(jīng)歷著一次又一次的革新。雖然asic的成本很低，但設(shè)計(jì)周期長、投入費(fèi)用高、風(fēng)險(xiǎn)較大，而可編程邏輯器件（programmable logical device）設(shè)計(jì)靈活、功能強(qiáng)大，尤其是高密度現(xiàn)場可編程邏輯器件（field programmable gate array）其設(shè)計(jì)性能已完全能夠與asic媲美，而且由于fpga的逐步普及，其性能價(jià)格比已足以與asic抗衡。因此，fpga在嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域已占據(jù)著越來越重要的地位。
fpga的基本結(jié)構(gòu)由以下幾個(gè)部分構(gòu)成：
ø 可編程邏輯功能模塊clb（configurable logic blocks）
ø 可編程輸入輸出模塊iob（input/output blocks）
ø 可編程內(nèi)部互連資源pi（programmable interconnection）
　　隨著工藝的進(jìn)步和應(yīng)用系統(tǒng)需求，一般在fpga中還包含以下可選資源：
ø 存儲器資源（block ram和select ram）
ø 數(shù)字時(shí)鐘管理單元（分頻/倍頻、數(shù)字延遲）
ø i/o多電平標(biāo)準(zhǔn)兼容（select i/o）
ø 算數(shù)運(yùn)算單元（乘法器、加法器）
ø 特殊功能模塊（mac等硬ip核）
ø 微處理器（ppc405等硬處理器）
　　以fpga為核心的pld產(chǎn)品是近幾年集成電路中發(fā)展得最快的產(chǎn)品。隨著fpga性能的高速發(fā)展和設(shè)計(jì)人員自身能力的提高，fpga將進(jìn)一步擴(kuò)大可編程芯片的領(lǐng)地，將復(fù)雜專用芯片擠向高端和超復(fù)雜應(yīng)用。目前fpga的發(fā)展趨勢主要體現(xiàn)在以下幾個(gè)方面：
ø 向更高密度、更大容量的千萬門系統(tǒng)級方向邁進(jìn)
ø 向低成本、低電壓、微功耗、微封裝和綠色化發(fā)展
ø ip資源復(fù)用理念將得到普遍認(rèn)同并成為主要設(shè)計(jì)方式
ø mcu、dsp、mpu等嵌入式處理器ip將成為fpga應(yīng)用的核心
　　隨著處理器以ip的形式嵌入到fpga中，asic和fpga之間的界限將越來越模糊，未來的某些電路版上可能只有這兩部分電路：模擬部分（包括電源）和一塊fpga芯片，最多還有一些大容量的存儲器。xilinx等公司最新一代fpga：spartan ii/e、virtex ii pro及其相關(guān)ip core的推出，使我們有理由相信，可編程片上系統(tǒng)（system on programmable chip）的時(shí)代已經(jīng)離我們不遠(yuǎn)了。

1.2可編程片上系統(tǒng)（sopc）的基本特征
　　可編程片上系統(tǒng)（sopc）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（soc），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。
sopc結(jié)合了soc和fpga各自的優(yōu)點(diǎn)，一般具備以下基本特征：
ø 至少包含一個(gè)嵌入式處理器內(nèi)核
ø 具有小容量片內(nèi)高速ram資源
ø 豐富的ip core資源可供選擇
ø 足夠的片上可編程邏輯資源
ø 處理器調(diào)試接口和fpga編程接口
ø 可能包含部分可編程模擬電路
ø 單芯片、低功耗、微封裝
　　sopc設(shè)計(jì)技術(shù)實(shí)際上涵蓋了嵌入式系統(tǒng)設(shè)計(jì)技術(shù)的全部內(nèi)容，除了以處理器和實(shí)時(shí)多任務(wù)操作系統(tǒng)（rtos）為中心的軟件設(shè)計(jì)技術(shù)、以pcb和信號完整性分析為基礎(chǔ)的高速電路設(shè)計(jì)技術(shù)以外，sopc還涉及目前以引起普遍關(guān)注的軟硬件協(xié)同設(shè)計(jì)技術(shù)。由于sopc的主要邏輯設(shè)計(jì)是在可編程邏輯器件內(nèi)部進(jìn)行，而bga封裝已被廣泛應(yīng)用在微封裝領(lǐng)域中，傳統(tǒng)的調(diào)試設(shè)備，如：邏輯分析儀和數(shù)字示波器，已很難進(jìn)行直接測試分析，因此，必將對以仿真技術(shù)為基礎(chǔ)的軟硬件協(xié)同設(shè)計(jì)技術(shù)提出更高的要求。同時(shí)，新的調(diào)試技術(shù)也已不斷涌現(xiàn)出來，如xilinx公司的片內(nèi)邏輯分析儀chip scope ila就是一種價(jià)廉物美的片內(nèi)實(shí)時(shí)調(diào)試工具。

2 ip資源復(fù)用理念與ip core設(shè)計(jì)

2.1 ip資源復(fù)用理念
　　由于芯片設(shè)計(jì)的復(fù)雜性和產(chǎn)品面市時(shí)間對于保證終端市場的成功率至關(guān)重要，設(shè)計(jì)師不斷尋求縮短設(shè)計(jì)周期的方法，以及更有效的設(shè)計(jì)方式。隨著我們步入系統(tǒng)級芯片時(shí)代，利用ip內(nèi)核和可編程邏輯進(jìn)行設(shè)計(jì)復(fù)用顯得日趨重要。
　　ip資源復(fù)用（ip reuse）是指在集成電路設(shè)計(jì)過程中，通過繼承、共享或購買所需的智力產(chǎn)權(quán)內(nèi)核，然后再利用eda工具進(jìn)行設(shè)計(jì)、綜合和驗(yàn)證，從而加速流片設(shè)計(jì)過程，降低開發(fā)風(fēng)險(xiǎn)。ip reuse已逐漸成為現(xiàn)代集成電路設(shè)計(jì)的重要手段，在日新月異的各種應(yīng)用需求面前，超大規(guī)模集成電路設(shè)計(jì)時(shí)代正步入一個(gè)ip整合的時(shí)代。
　　ip reuse不僅僅應(yīng)用于專用集成電路設(shè)計(jì)，對基于fpga的嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域而言，更是具有舉足輕重的地位。fpga在采用ip內(nèi)核方面走在了市場的前面，其原因有以下幾個(gè)方面：
ø fpga具有極高的靈活性和面市時(shí)間短的特點(diǎn)，這使得多項(xiàng)設(shè)計(jì)迭代可以在數(shù)小時(shí)而不是數(shù)周內(nèi)完成
ø 由于fpga密度達(dá)到了百萬門甚至是千萬門，越來越多的設(shè)計(jì)師傾向于使用i