引言

　　就像兔子誘惑狗賽跑一樣，兔子必須要比狗跑的快，要求最嚴(yán)格的數(shù)據(jù)采集系統(tǒng)的性能自然要高于民用模數(shù)轉(zhuǎn)換器(adc)。這些極嚴(yán)格的要求推動ic制造商及其用戶的發(fā)展，出現(xiàn)許多滿足高端數(shù)據(jù)采集系統(tǒng)需求的“增強性能”的創(chuàng)新方法。

　　其中一種方法是通過采用多通道adc填充轉(zhuǎn)換器的“時隙”來大幅度增加采樣速率、降低噪聲或擴展動態(tài)范圍。隨著給定帶寬和分辨率下的單個adc的成本、尺寸和功耗的降低，并且隨著多個轉(zhuǎn)換器（通常封裝在一起）的應(yīng)用越來越多，該方法變得越來越切實可行。

　　本文將討論兩種多通道方法：信號平均--保證采樣速率不變，增加分辨率；時間交織——保證分辨率不變，提高采樣速率。采用這兩種方法的產(chǎn)品已經(jīng)誕生，例如adi公司的ad10678(16 bit，80 msps adc)和ad12500(12 bit，500 msps adc)。

　　信號平均

　　信噪比（snr，以 db為單位），是成像和雷達等應(yīng)用中的關(guān)鍵性能指標(biāo)。這些系統(tǒng)中使用的adc可能會受到許多外部噪聲源的影響，包括時鐘噪聲、電源噪聲和布線引入的耦合數(shù)字噪聲。只要不相關(guān)噪聲源的平方和的平方根（rss）小于adc固有量化噪聲，輸出平均就會有效地降低總體本底噪聲。

　　那些需要較高snr的系統(tǒng)通常使用數(shù)字后處理器將多個adc通道的輸出加和。信號直接相加，而來自單獨adc（假設(shè)不相關(guān)）的噪聲采用rss加和，因此輸出加和提高了總體snr。四個adc輸出的加和會提高6 db snr，即1 lsb。ad6645 14 bit 80 msps adc規(guī)定有效位數(shù)（enob）為12。圖1示出四個ad6645的輸出加和增加了2 bit分辨率和1 bit性能。

　　每個adc的輸入包含一個信號項（vs）和一個噪聲項（vn）。對四個噪聲電壓求和得到的總電壓vt等于四個信號電壓的線性和加上四個噪聲電壓的rss值，即：

　　由于vs1=vs2=vs3=vs4，等效于信號被放大了四倍，而adc的噪聲（rms值）只放大了兩倍，從而使信噪比增大兩倍，即增加6.02 db。因此，四路信號求和所獲得的6.02 db增量(∆snr)使有效分辨率提升了1bit。因為snr(db)=6.02n+1.76，n為位數(shù)，所以，

　　表1 中示出了多個adc輸出加和所獲得的snr增量。從簡單性考慮，四個adc加和是顯然的選擇。某些重要應(yīng)用也會考慮更多的adc加和，但應(yīng)取決于其它系統(tǒng)指標(biāo)要求（包括成本）和可提供的印制電路板（pcb）尺寸。

　　14 bit adc理想的snr為(6.02 × 14) + 1.76 = 86.04 db。然而，ad6645的技術(shù)資料中提供的snr的典型值僅為74 db，所以其enob僅為12 bit。

　　因此，四路轉(zhuǎn)換器輸出求和可以補償額外的1 bit分辨率，加上原來系統(tǒng)級enob可到達13 bit(80 db) 。

　　當(dāng)然，這樣的系統(tǒng)需要付出一些設(shè)計努力，以及一些系統(tǒng)原型設(shè)計、鑒定和測試開發(fā)的代價。但是，ad10678集成了4個ad6645，一個時鐘分配系統(tǒng)，以及一個已配置好的復(fù)雜可編程邏輯器件(cpld)以提供高速加法運算�，F(xiàn)在可提供的ad10678以低成本和占用2.2 × 2.8英寸pcb面積的封裝，通過測試完全達到規(guī)定技術(shù)指標(biāo)。圖2所示的快速傅立葉變換（fft）結(jié)果證明了adc的優(yōu)良性能，在80 msps時鐘和10 mhz模擬輸入條件下能夠提供80.22 db snr。

　　除了提高snr，這種體系結(jié)構(gòu)還提高了dc精度。四個adc的失調(diào)和增益誤差是不相關(guān)的，因此采用降低噪聲一樣的方法來降低系統(tǒng)失調(diào)和增益誤差。但是在線性誤差方面上沒有改善，實際上無雜散動態(tài)范圍(sfdr)取決于最差的adc。

　　但是這種方案需要占用較大的pcb面積和4倍的功耗，但與以4倍采樣速率工作的單adc的輸出平均方案相比，采用這種方法仍然具有優(yōu)勢。盡管以提高采樣速率增加采樣點數(shù)也會降低輸入信號中的常模噪聲。隨著制造工藝的改進，新的設(shè)計使adc的內(nèi)核功耗進一步降低；另外可提供的4通道和8通道adc的出現(xiàn)使多adc系統(tǒng)更容易實現(xiàn)，并且減小了封裝尺寸。例如，ad9259 4 通道14 bit, 50 msps adc采用 48引線lfcsp (7 mm × 7 mm) 封裝，其每通道功耗僅為100 mw。

　　雖然用提高輸入電壓的標(biāo)準(zhǔn)化做法來提高規(guī)定的snr是可行的，但這會增加驅(qū)動放大器的設(shè)計壓力，并且由于信號和噪聲一起被放大，所以會降低系統(tǒng)snr。加和體系結(jié)構(gòu)的另一個微妙