就在不久前，市場上的絕大多數(shù)ic從本質(zhì)上說，不是純數(shù)字電路就是純模擬電路。而如今，為了滿足成本、尺寸、重量和功耗等方面的要求，復(fù)雜的模擬和數(shù)字功能組合出現(xiàn)在了“混合信號”器件上。

　　雖然傳統(tǒng)的模擬設(shè)計和驗證工具經(jīng)過多年發(fā)展已經(jīng)在容量和性能上取得了很大進(jìn)步，但是它們的基本架構(gòu)在很大程度上卻仍然是基于上世紀(jì)90年代中期的技術(shù)。數(shù)字工具目前已經(jīng)發(fā)展到能夠提供高度自動化的水平，從而極大提高了設(shè)計者的產(chǎn)能。與其不同，模擬工具所支持的自動化水平極低，而模擬設(shè)計工作也仍然在很大程度上依賴手工作業(yè)，整個過程耗時且容易出錯。

　　大約在上世紀(jì)60年代初，也就是數(shù)字集成電路設(shè)計的早期，工程師用鋼筆在紙和蠟紙(偶然還會用到餐廳的桌布)上繪制原理圖。原理圖上顯示了用于實現(xiàn)設(shè)計的邏輯門和功能符號，以及它們之間的連線。

　　同樣地，那些用來形成晶體管邏輯門的結(jié)構(gòu)和互連，也是手工繪制的。這些由很多組簡單多邊形組成的繪圖，后來被用于制造光掩膜，又被用來制造實際的硅片。

　　數(shù)字設(shè)計自動化首先出現(xiàn)在上世紀(jì)70年代的早期到中期，涉及到門級電路原理圖輸入(schematic capture)、事件驅(qū)動型仿真，以及自動布局布線。在80年代后期和90年代初期，設(shè)計師開始轉(zhuǎn)向更高的抽象層。邏輯綜合技術(shù)已經(jīng)可以用來將寄存器傳輸級(rtl)描述轉(zhuǎn)換成相應(yīng)的門級網(wǎng)表。這樣不僅提高了設(shè)計師的產(chǎn)能，將rtl和邏輯綜合進(jìn)行結(jié)合也使得數(shù)字設(shè)計很容易向新的代工廠或工藝節(jié)點移植。

　　最近推出的一些工具，如magma的talus環(huán)境，可以在自動實現(xiàn)一個數(shù)字設(shè)計，從rtl到出帶僅需兩天甚至更短時間，而且不管這個數(shù)字設(shè)計的規(guī)模有多大。

　　模擬工具

　　在模擬系統(tǒng)設(shè)計發(fā)展的早期，電路同樣是利用手工繪制的。設(shè)計人員利用鋼筆和紙繪制晶體管級電路圖。對于那些由分立(單個封裝)器件，如晶體管、電阻、電容和電感組成的設(shè)計，設(shè)計人員通常需要構(gòu)建該設(shè)計的物理原型，將其放在測試工作臺上，通過測量實際數(shù)據(jù)來確定該電路性能的好壞；然后，再通過調(diào)整元器件值、增加或刪除所需要的元器件來達(dá)到理想效果。

　　然而對ic設(shè)計來說，重新流片非常昂貴。因此，在上世紀(jì)60年代末到70年代初，許多大學(xué)和商業(yè)公司著手開發(fā)模擬仿真器。該項目可以幫助學(xué)生和工程師在無需首先搭建實際模擬電路的情況下，就可以仿真模擬電路的運行。spice或許是早期最有名的仿真器，它由加州大學(xué)伯克利分校開發(fā)而成，從上世紀(jì)70年代起就得到了廣泛使用。

　　經(jīng)過多年發(fā)展，模擬仿真無論在基礎(chǔ)模型和算法的成熟性，還是仿真引擎的容量和性能方面，都取得了長足發(fā)展。但即便如此，目前大多數(shù)模擬工具還是停留在上世紀(jì)90年代中早期的水平。它們所采用的基礎(chǔ)架構(gòu)，已經(jīng)無法滿足混合信號設(shè)計環(huán)境的復(fù)雜要求。

　　也許更重要的是，目前的模擬設(shè)計和驗證工具從本質(zhì)上還僅僅局限于捕獲和仿真晶體管級原理圖。迄今為止，它們在自動化方面所取得的成功相當(dāng)有限，而且將現(xiàn)有設(shè)計向新代工廠或技術(shù)節(jié)點進(jìn)行有效轉(zhuǎn)移，則需要從頭開始重新實現(xiàn)整個電路。

　　真正的混合電路

　　首先也是最為重要的，在一個真正的混合信號環(huán)境中，所有的模擬/數(shù)字設(shè)計以及驗證引擎，應(yīng)該采用統(tǒng)一的數(shù)據(jù)庫。為了滿足當(dāng)前高端混合信號設(shè)計的要求，這種解決方案很明顯必須提供極高的容量和性能，例如在一分鐘甚至更短時間內(nèi)加載整個數(shù)據(jù)庫、在數(shù)秒內(nèi)完成全部模擬和數(shù)字層的刷新等。在全芯片層，設(shè)計環(huán)境必須在芯片完成階段支持自動全局布線；此外，系統(tǒng)還必須支持全芯片混合信號提取和仿真。

　　其次，必須進(jìn)一步增強模擬設(shè)計工具性能，使之提供與數(shù)字設(shè)計工具相同的自動化水平和產(chǎn)能。例如，在高層抽象級詳細(xì)說明模擬功能，然后將這種說明自動綜合為相當(dāng)于晶體管級的電路，再執(zhí)行模擬微調(diào)和優(yōu)化。最后，還必須自動實現(xiàn)模擬設(shè)計從一個工藝節(jié)點向另一個節(jié)點，以及從一個代工廠到另一個代工廠的自動轉(zhuǎn)移。

　　在具備及時快速設(shè)計大型且復(fù)雜的混合信號器件能力方面，我們即將面臨重大轉(zhuǎn)折。先進(jìn)的混合信號芯片設(shè)計師們需要這些能力，而且表現(xiàn)的非常迫切。

　　欲知詳情，請登錄維庫

　　就在不久前，市場上的絕大多數(shù)ic從本質(zhì)上說，不是純數(shù)字電路就是純模擬電路。而如今，為了滿足成本、尺寸、重量和功耗等方面的要求，復(fù)雜的模擬和數(shù)字功能組合出現(xiàn)在了“混合信號”器件上。

　　雖然傳統(tǒng)的模擬設(shè)計和驗證工具經(jīng)過多年發(fā)展已經(jīng)在容量和性能上取得了很大進(jìn)步，但是它們的基本架構(gòu)在很大程度上卻仍然是基于上世紀(jì)90年代中期的技術(shù)。數(shù)字工具目前已經(jīng)發(fā)展到能夠提供高度自動化的水平，從而極大提高了設(shè)計者的產(chǎn)能。與其不同，模擬工具所支持的自動化水平極低，而模擬設(shè)計工作也仍然在很大程度上依賴手工作業(yè)，整個過程耗時且容易出錯。

　　大約在上世紀(jì)60年代初，也就是數(shù)字集成電路設(shè)計的早期，工程師用鋼筆在紙和蠟紙(偶然還會用到餐廳的桌布)上繪制原理圖。原理圖上顯示了用于實現(xiàn)設(shè)計的邏輯門和功能符號，以及它們之間的連線。

　　同樣地，那些用來形成晶體管邏輯門的結(jié)構(gòu)和互連，也是手工繪制的。這些由很多組簡單多邊形組成的繪圖，后來被用于制造光掩膜，又被用來制造實際的硅片。

　　數(shù)字設(shè)計自動化首先出現(xiàn)在上世紀(jì)70年代的早期到中期，涉及到門級電路原理圖輸入(schematic capture)、事件驅(qū)動型仿真，以及自動布局布線。在80年代后期和90年代初期，設(shè)計師開始轉(zhuǎn)向更高的抽象層。邏輯綜合技術(shù)已經(jīng)可以用來將寄存器傳輸級(rtl)描述轉(zhuǎn)換成相應(yīng)的門級網(wǎng)表。這樣不僅提高了設(shè)計師的產(chǎn)能，將rtl和邏輯綜合進(jìn)行結(jié)合也使得數(shù)字設(shè)計很容易向新的代工廠或工藝節(jié)點移植。

　　最近推出的一些工具，如magma的talus環(huán)境，可以在自動實現(xiàn)一個數(shù)字設(shè)計，從rtl到出帶僅需兩天甚至更短時間，而且不管這個數(shù)字設(shè)計的規(guī)模有多大。

　　模擬工具

　　在模擬系統(tǒng)設(shè)計發(fā)展的早期，電路同樣是利用手工繪制的。設(shè)計人員利用鋼筆和紙繪制晶體管級電路圖。對于那些由分立(單個封裝)器件，如晶體管、電阻、電容和電感組成的設(shè)計，設(shè)計人員通常需要構(gòu)建該設(shè)計的物理原型，將其放在測試工作臺上，通過測量實際數(shù)據(jù)來確定該電路性能的好壞；然后，再通過調(diào)整元器件值、增加或刪除所需要的元器件來達(dá)到理想效果。

　　然而對ic設(shè)計來說，重新流片非常昂貴。因此，在上世紀(jì)60年代末到70年代初，許多大學(xué)和商業(yè)公司著手開發(fā)模擬仿真器。該項目可以幫助學(xué)生和工程師在無需首先搭建實際模擬電路的情況下，就可以仿真模擬電路的運行。spice或許是早期最有名的仿真器，它由加州大學(xué)伯克利分校開發(fā)而成，從上世紀(jì)70年代起就得到了廣泛使用。

　　經(jīng)過多年發(fā)展，模擬仿真無論在基礎(chǔ)模型和算法的成熟性，還是仿真引擎的容量和性能方面，都取得了長足發(fā)展。但即便如此，目前大多數(shù)模擬工具還是停留在上世紀(jì)90年代中早期的水平。它們所采用的基礎(chǔ)架構(gòu)，已經(jīng)無法滿足混合信號設(shè)計環(huán)境的復(fù)雜要求。

　　也許更重要的是，目前的模擬設(shè)計和驗證工具從本質(zhì)上還僅僅局限于捕獲和仿真晶體管級原理圖。迄今為止，它們在自動化方面所取得的成功相當(dāng)有限，而且將現(xiàn)有設(shè)計向新代工廠或技術(shù)節(jié)點進(jìn)行有效轉(zhuǎn)移，則需要從頭開始重新實現(xiàn)整個電路。

　　真正的混合電路

　　首先也是最為重要的，在一個真正的混合信號環(huán)境中，所有的模擬/數(shù)字設(shè)計以及驗證引擎，應(yīng)該采用統(tǒng)一的數(shù)據(jù)庫。為了滿足當(dāng)前高端混合信號設(shè)計的要求，這種解決方案很明顯必須提供極高的容量和性能，例如在一分鐘甚至更短時間內(nèi)加載整個數(shù)據(jù)庫、在數(shù)秒內(nèi)完成全部模擬和數(shù)字層的刷新等。在全芯片層，設(shè)計環(huán)境必須在芯片完成階段支持自動全局布線；此外，系統(tǒng)還必須支持全芯片混合信號提取和仿真。

　　其次，必須進(jìn)一步增強模擬設(shè)計工具性能，使之提供與數(shù)字設(shè)計工具相同的自動化水平和產(chǎn)能。例如，在高層抽象級詳細(xì)說明模擬功能，然后將這種說明自動綜合為相當(dāng)于晶體管級的電路，再執(zhí)行模擬微調(diào)和優(yōu)化。最后，還必須自動實現(xiàn)模擬設(shè)計從一個工藝節(jié)點向另一個節(jié)點，以及從一個代工廠到另一個代工廠的自動轉(zhuǎn)移。

　　在具備及時快速設(shè)計大型且復(fù)雜的混合信號器件能力方面，我們即將面臨重大轉(zhuǎn)折。先進(jìn)的混合信號芯片設(shè)計師們需要這些能力，而且表現(xiàn)的非常迫切。

　　欲知詳情，請登錄維庫