eda技術主要是指面向?qū)Ｓ眉呻娐吩O計的計算機技術，與傳統(tǒng)的專用集成電路設計技術相比，其特點有：

　�、僭O計全程，包括電路系統(tǒng)描述、硬件設計、仿真測試、綜合、調(diào)試、軟件設計，直至硬件系統(tǒng)都由計算機完成；
　�、谠O計技術直接面向用戶，即專用集成電路的被動使用都有同時也可能是專用集成電路的主動設計者；
　�、蹖Ｓ眉呻娐返膶崿F(xiàn)有了更多的途徑，即除傳統(tǒng)的asic器件外，還能通過fpga、cpld、isppac、fpsc等可編程器件來實現(xiàn)，本文主要就后者，簡要介紹eda技術及其應用最新近的一些發(fā)展。

　　由于在電子系統(tǒng)設計領域中的明顯優(yōu)勢，基于大規(guī)�？删幊唐骷鉀Q方案的eda技術及其應用在近年中有了巨大的發(fā)展，將電子設計技術再次推向又一嶄新的歷史階段。這些新的發(fā)展大致包括這樣6個方面：①新器件；②新工具軟件；③嵌入式系統(tǒng)設計；④dsp系統(tǒng)設計；⑤計算機處理器設計；⑥與asic市場的競爭技術。以下將分別予以說明。

　　1、新器件

　　由于市場產(chǎn)品的需求和市場競爭的促進，成熟的eda工具所能支持的，同時標志著最新eda工具所能支持的，同時標志著最新eda技術發(fā)展成果的新器件不斷涌現(xiàn)，其特點主要表現(xiàn)為：

　�。�1）大規(guī)模。邏輯規(guī)模已達數(shù)百萬門，近10萬邏輯宏單元，可以將一個復雜的電路系統(tǒng)，包括諸如一個至多個嵌入式系統(tǒng)處理器、各類通信接口、控制模塊和dsp模塊等裝入一個芯片中，即能滿足所謂的sopc設計。典型的器件有altera的stratix系列、excalibue系列；xilinx的virtex-ii pro系列、spartan-3系列（該系列達到了90nm工藝技術）。

　　（2）低功耗。盡管一般的fpga和cpld在功能和規(guī)模上都能很好地滿足絕大多數(shù)的系統(tǒng)設計要求，但對于有低功耗要法語的便攜式產(chǎn)品來說，通常都難于滿足要求，但由lattice公司最新推出的ispmach4000z系列cpld達到了前所未有的低功耗性能，靜態(tài)功耗20微安，以至于被稱為0功耗器件，而其它性能，如速度、規(guī)模、接口特性等仍然保持了很好的指標。

　　（3）模擬可編程。各種應用eda工具軟件設計、isp方式編程下載的模擬可編程及模數(shù)混合可編程器件不斷出現(xiàn)。最具代表性的器件是lattice的isppac系列器件，其中包括常規(guī)模擬可編程器件isppac10；精密高階低通濾波器設計專用器件isppac80；模數(shù)混合通用在系統(tǒng)可編程器件isppac20；在系統(tǒng)可編程電子系統(tǒng)電源管理器件isppac-power等等。

　�。�4）含多種專用端口和附加功能模塊的fpga。例如lattice的ort、orso系列器件，含syshsi serdes技術的fpga具有通信速度高達3.7gbps的serdes背板收發(fā)器，其中內(nèi)嵌8b/10b編解碼器，以及超過40萬門的fpga可編程邏輯資源；altera的stratix、cyclone、apex等系列器件，除內(nèi)嵌大量esb（嵌入式系統(tǒng)塊）外，還含有嵌入的鎖相環(huán)模塊（用于時鐘發(fā)生和管理）、嵌入式微處理器核等。此外，stratix系列器件還嵌有豐富的dsp模塊。

　　2、新工具軟件

　　為了適應更大規(guī)模fpga的開發(fā)，包括片上系統(tǒng)的dsp的開發(fā)，除了第三方eda公司不斷更新的通用eda工具外，主要pld供應商也相繼推出，并適時升級其eda開發(fā)工具。

　　如lattice公司從早期的synario，升級到后來的ispexpert system、ispdesignexpert system、isplever，直到現(xiàn)在的isplever advanced system通用eda工具，可用于開發(fā)lattice所有的fpga、fpsc、cpld和gdx器件。

　　xilinx推出的最新設計環(huán)境是ise6.1i，其中增加了許多新的功能，如支持嵌入式系統(tǒng)的linux開發(fā)，支持混合硬件描述語言綜合設計流程、強化排錯功能、chip scope pro實時調(diào)試器等等。此外還升級了用于軟核嵌入式系統(tǒng)調(diào)試的工具embedded developmen kit和基于fpga的dsp開發(fā)環(huán)境system generator for dsp。

　　同樣，altera也推出了適用于不同設計對象的eda開發(fā)環(huán)境。其中quartusⅱ 3.0是一綜合設計環(huán)境，被稱為sopc（可編程單片系統(tǒng)）升級環(huán)境，它承接了原來maxplusⅱ的全部設計功能和器件對象外還增加了許多新功能和新的fpga器件系列，包括一些適用于sopc開發(fā)的大規(guī)模器件。

　　相對于上述eda工具，quartusⅱ含有許多更具特色和更強的實用功能，大致有以下幾點：

　�。�1）quartusⅱ與matlab/simulink和altera的dsp builder，以及第三方的綜合器和仿真器相結(jié)合，用于開發(fā)dsp硬件系統(tǒng)；

　�。�2）quartusⅱ與sopc builder結(jié)合用于開發(fā)nios嵌入式系統(tǒng)；

　�。�3）quartusⅱ含實時調(diào)試工具、嵌入式邏輯分析式signal tapⅱ。

　　隨著邏輯設計復雜性的不斷增加，在計算機上以軟件方式的仿真測試變得更加耗費時間，而不斷需要重復進行的硬件系統(tǒng)的測試同樣變得更為困難。為了解決這些問題，設計者可以將一種高效的硬件實時測試手段和傳統(tǒng)的系統(tǒng)測試方法相結(jié)合來完成。這就是嵌入式邏輯分析儀signal tapⅱ的使用。它可以隨設計文件一并下載于目標芯片中，用以捕捉目標芯片內(nèi)設計者感興