由于dram價(jià)格的持續(xù)下跌及許多制造商經(jīng)歷著財(cái)務(wù)困難，只有創(chuàng)新和積極進(jìn)行工藝升級(jí)才能確保公司的成功。而dram器件的工藝縮微主要應(yīng)用于dram單元，所以陣列架構(gòu)在決定芯片尺寸方面起著最重要的作用。

　　8f2單元設(shè)計(jì)及一個(gè)折疊位線(bit line)陣列構(gòu)成了傳統(tǒng)的主流dram架構(gòu)，這種架構(gòu)在可制造性和dram陣列操控方面被證明是最可靠的。對(duì)稱陣列設(shè)計(jì)和緊挨著的位線對(duì)有助于采用折疊位線架構(gòu)的dram單元實(shí)現(xiàn)最可靠的檢測(cè)與恢復(fù)操作。

　　一些dram制造商，包括著名的美光和三星還采用了6f2單元設(shè)計(jì)，其dram單元面積比8f2單元設(shè)計(jì)要少25%。雖然25%的dram單元尺寸減小很誘人，但將該技術(shù)投入產(chǎn)生還需克服一些障礙。除了伴隨更小dram單元必然帶來(lái)的工藝挑戰(zhàn)外，6f2設(shè)計(jì)還要求設(shè)計(jì)師利用開放位線架構(gòu)，因?yàn)槲痪�檢測(cè)放大器的間距非常緊。然而開放位線架構(gòu)被認(rèn)為對(duì)陣列噪聲更敏感。

　　在開放位線架構(gòu)內(nèi)，每個(gè)位線對(duì)是由兩根分列位線檢測(cè)放大器兩側(cè)的位線組成的。而在折疊位線設(shè)計(jì)中，一個(gè)位線對(duì)的兩根位線是緊挨著放在位線檢測(cè)放大器的同一半側(cè)，這種安排有助于減少各種陣列噪聲效應(yīng)，而這種效應(yīng)是均衡地施加于位線對(duì)上的。折疊位線架構(gòu)還能提供對(duì)dram單元陣列的完整使用。在開放位線設(shè)計(jì)中，位于邊緣的單元陣列的使用率僅是折疊位線設(shè)計(jì)的一半。

　　美光公司采用6f2單元設(shè)計(jì)已經(jīng)有好幾年了。semiconductor insights公司發(fā)現(xiàn)美光的95nm 512mb ddr2、78nm 1gbit ddr3和 78nm 2gbit ddr2 dram都采用了基于6f2的設(shè)計(jì)。semiconductor insights公司最近在分析了三星的80nm ddr2器件后透露道，三星在其rev. e dram中也采用了基于6f2的設(shè)計(jì)。通過(guò)比較三星的6f2 80nm ddr2 dram和8f2 90nm ddr2器件設(shè)計(jì)后可以總結(jié)出6f2的優(yōu)劣及設(shè)計(jì)挑戰(zhàn)。通過(guò)對(duì)比三星基于6f2的80nm ddr2設(shè)計(jì)與現(xiàn)代公司基于8f2的80nm ddr2器件，就可以直接比較基于6f2和基于8f2的設(shè)計(jì)。

　　semiconductor insights的分析顯示，三星設(shè)計(jì)團(tuán)隊(duì)采用6f2技術(shù)開發(fā)的新的512mb ddr2 dram與前一代設(shè)計(jì)看起來(lái)有很大不同。每個(gè)陣列塊(包含單元陣列和位線檢測(cè)放大器的創(chuàng)建塊)現(xiàn)在具有320個(gè)字線(wordline)，比90nm 8f2設(shè)計(jì)的每塊512個(gè)字線要少。似乎三星是減少了與位線連接的單元數(shù)量，以減輕陣列噪聲效應(yīng)，并幫助6f2陣列設(shè)計(jì)中的檢測(cè)和恢復(fù)操作。

　　三星還采用了一種非傳統(tǒng)的陣列設(shè)計(jì)。傳統(tǒng)上，陣列塊提供的字線總數(shù)一直是2的冪，例如128 (27)、256(28) 或512(29)。但6f2設(shè)計(jì)有320個(gè)字線(不是2的冪)。三星似乎是在可靠操作(使每位線少于512個(gè)字線)和面積效率(多于256)之間走中間路線，以節(jié)省位線檢測(cè)放大器的數(shù)量。

　　但是得益于開放位線架構(gòu)的自然特性，在芯片高度方向上的位線檢測(cè)放大器塊數(shù)量增加了68%。行冗余度減少了20%。通過(guò)從90nm 8f2設(shè)計(jì)過(guò)渡到80nm 6f2設(shè)計(jì)，三星公司從每個(gè)12英寸晶圓上獲得的總裸片數(shù)量增加了47%。

　　雖然三星兩種器件的對(duì)比(表1)表明6f2設(shè)計(jì)從每個(gè)晶圓中得到的裸片數(shù)量有顯著提高，但難以理解器件尺寸縮微(90nm到80nm)及單元/陣列架構(gòu)的變化(8f2到6f2)的效果。

　　表1：三星8f2和6f2設(shè)計(jì)的比較。

　　為分析6f2設(shè)計(jì)的效果，semiconductor insights分析了兩款分別來(lái)自三星和現(xiàn)代的具有可比性的80nm ddr2設(shè)計(jì)(表2)。

　　表2：80nm ddr2 dram設(shè)計(jì)比較：6f2對(duì)8f2。

　　對(duì)兩個(gè)設(shè)計(jì)單元大小的比較清楚地顯示6f2 dram單元的取舍：?jiǎn)卧叽鐑H減小了24%。但對(duì)芯片尺寸的影響(雖然其它因素也會(huì)影響芯片大小，但假定外圍設(shè)計(jì)是相同的)只有6f2單元設(shè)計(jì)可能實(shí)現(xiàn)水平的約一半。

　　基于6f2單元的dram的效益被伴隨開放位線架構(gòu)而來(lái)的額外設(shè)計(jì)挑戰(zhàn)打了折扣，這些挑戰(zhàn)包括了邊緣陣列的利用不足以及每位線更少的字線(因此需要更多的位線檢測(cè)放大器)。審慎選擇陣列塊是優(yōu)化基于6f2單元的dram產(chǎn)品設(shè)計(jì)的關(guān)鍵。對(duì)12英寸生產(chǎn)線來(lái)說(shuō)，基于6f2單元的設(shè)計(jì)在每個(gè)晶圓上得到的裸片總數(shù)增加量估計(jì)在15%左右。

　　雖然6f2單元面積縮小24%的優(yōu)勢(shì)被每個(gè)晶圓上得到的裸片總數(shù)實(shí)際只增加了15%而打了折扣，但裸片總數(shù)的增加無(wú)疑對(duì)保持贏利和競(jìng)爭(zhēng)優(yōu)勢(shì)是至關(guān)重要的。

　　圖1：三星的90nm 512mb ddr2 dram(rev.c)繼續(xù)采用8f2架構(gòu)。

　　圖2：三星的80nm 512mb ddr2 dram(rev.e)轉(zhuǎn)用6f2設(shè)計(jì)。

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）