摘要：基于先進(jìn)的sopc技術(shù)的系統(tǒng)設(shè)計(jì)具有極大的靈活性，廣泛應(yīng)用于各類電子設(shè)計(jì)中。本文提出的語音網(wǎng)關(guān)，將藍(lán)牙作為短距離無線接入技術(shù)，支持多個(gè)藍(lán)牙終端通過以太網(wǎng)交換分組語音數(shù)據(jù)。網(wǎng)關(guān)可以同時(shí)支持的藍(lán)牙終端數(shù)目可以通過配置iis控制器靈活地調(diào)整。文章系統(tǒng)地介紹了sopc的開發(fā)流程，iis控制器ip核，以及基于nios ii軟核的設(shè)計(jì)方法。

　　1． 引言

　　近年來，隨著藍(lán)牙芯片成本的不斷降低，應(yīng)用進(jìn)一步擴(kuò)大，所有藍(lán)牙終端設(shè)備接入并享受網(wǎng)絡(luò)服務(wù)的可能性變得越來越大。另一方面，網(wǎng)絡(luò)應(yīng)用越來越廣泛，其中熱點(diǎn)之一即是分組語音技術(shù)。分組語音技術(shù)將語音信號(hào)轉(zhuǎn)化為一定長(zhǎng)度和速率的數(shù)字化語音包，以存儲(chǔ)轉(zhuǎn)發(fā)的方式進(jìn)行交換和傳輸。藍(lán)牙技術(shù)作為解決“最后10米”的無線傳輸技術(shù)，必將是無線個(gè)域網(wǎng)（wireless personal network，wpan）的首選技術(shù)。結(jié)合藍(lán)牙技術(shù)和分組語音技術(shù)，可以使支持藍(lán)牙的終端設(shè)備通過安全的無線鏈路，與藍(lán)牙語音網(wǎng)關(guān)建立連接，通過以太網(wǎng)交換到目的藍(lán)牙語音網(wǎng)關(guān)，然后與對(duì)方終端建立無線鏈路，完成語音的遠(yuǎn)距離傳輸。

　　傳統(tǒng)的藍(lán)牙—以太網(wǎng)適配器通常使用acl鏈路與藍(lán)牙器件建立連接，將串行接口uart輸出的數(shù)據(jù)轉(zhuǎn)換成以太網(wǎng)幀，以實(shí)現(xiàn)以太網(wǎng)適配[1][2]，這樣僅能傳輸普通數(shù)據(jù)，無法傳輸語音。本文從另一方面入手，研究如何實(shí)現(xiàn)語音數(shù)據(jù)到以太網(wǎng)的協(xié)議轉(zhuǎn)換，并利用網(wǎng)絡(luò)交換語音。設(shè)計(jì)了iis（inter-ic sound bus）控制器ip核，根據(jù)需要接入的藍(lán)牙終端多少，靈活配置iis控制器個(gè)數(shù)，從而實(shí)現(xiàn)多個(gè)藍(lán)牙終端經(jīng)以太網(wǎng)雙向語音通信。

　　sopc（system on programmable chip）是altera最先提出的概念，其實(shí)質(zhì)是soc技術(shù)，與其它的soc技術(shù)相比，特點(diǎn)在于可編程性，即利用fpga的可編程性進(jìn)行soc設(shè)計(jì)。通過將驗(yàn)證好的ip核即知識(shí)產(chǎn)權(quán)核嵌入fpga中，可以大大縮短開發(fā)周期，同時(shí)提高開發(fā)成功率。在本設(shè)計(jì)中，使用sopc的優(yōu)勢(shì)在于配置靈活，滿足不同接入容量的需求。

　　2． 總體方案

　　語音網(wǎng)關(guān)由二部分組成：藍(lán)牙模塊和sopc系統(tǒng)，如圖１所示。

　　眾所周知，１個(gè)藍(lán)牙終端可以與其它藍(lán)牙終端建立７個(gè)acl鏈路和１個(gè)sco鏈路，只有后者能用于傳輸實(shí)時(shí)語音，所以藍(lán)牙網(wǎng)關(guān)的容量取決于內(nèi)部藍(lán)牙模塊的數(shù)目。藍(lán)牙模塊采用csr公司提供的集成藍(lán)牙基帶和射頻部分的單芯片模塊bluetoothcore3-multimedia external（以下簡(jiǎn)稱bc03）。bc03基于bluecore03芯片，并提供iis/pcm、spi、uart/usb、pio接口。bluecore03內(nèi)嵌16位risc微處理器，可作為簡(jiǎn)單的嵌入式控制器及藍(lán)牙鏈路控制器，運(yùn)行藍(lán)牙軟件協(xié)議及高層應(yīng)用程序。

　　sopc系統(tǒng)主要包括1片fpga、2片8mb sram、1片128mb sdram、1片64mb flash、1片epcs4串行配置器件（4mb）和1片以太網(wǎng)控制器lan91c111。

　　3． 硬件方案

　　本節(jié)由二部分組成，首先介紹nios ii系統(tǒng)開發(fā)流程，然后是iis的ip核設(shè)計(jì)。

　　3.1 構(gòu)建nios ii sopc系統(tǒng)

　　nios ii系列嵌入式處理器使用32位的指令集結(jié)構(gòu)（isa），是建立在第一代16位nios處理器基礎(chǔ)上的，最高可支持64位數(shù)據(jù)操作，定位于廣泛的嵌入式應(yīng)用。nios ii處理器包括三種內(nèi)核：快速的（nios ii/f）、經(jīng)濟(jì)的（nios ii/e）和標(biāo)準(zhǔn)的（nios ii/s）內(nèi)核�？焖傩停╪ios ii/f）處理器性能最高，但比經(jīng)濟(jì)型（nios ii/e）處理器多消耗25%資源[3]。使用altera的quartus ii 軟件、sopc builder 工具以及nios ii 集成開發(fā)環(huán)境（ide），可以輕松的完成基于nios ii 處理器的嵌入式系統(tǒng)開發(fā)。

　　其中，sopc builder內(nèi)嵌在quartus ii集成環(huán)境中，允許用戶以圖形化方式選擇cpu、存儲(chǔ)器、標(biāo)準(zhǔn)外設(shè)和用戶定義外設(shè)。本設(shè)計(jì)中，標(biāo)準(zhǔn)外設(shè)中沒有iis控制器，所以要單獨(dú)設(shè)計(jì)用戶外設(shè)。sopc builder主要生成兩種文件：一種是.ptf文件，nios ii ide根據(jù)它編譯c/c++等軟件；另一種是hdl文件，可以是vhdl語言，也可以是verilog語言，提供給quartus ii，作為整個(gè)sopc項(xiàng)目的一部分。quartus ii軟件對(duì)hdl文件進(jìn)行編譯、綜合、布局布線，生成硬件映像文件，然后使用byteblaster線纜通過jtag下載到開發(fā)板中的cyclone芯片中，完成硬件平臺(tái)。再利用nios ii ide編寫應(yīng)用程序，下載到flash中運(yùn)行、調(diào)試。

　　3.1 iis控制器ip核設(shè)計(jì)

　　iis是串行數(shù)字音頻總線，目前很多音頻芯片都提供對(duì)iis的支持。bc03模塊為了支持雙工通信，設(shè)置了幀同步（ws）、時(shí)鐘（clk）、和輸入／輸出數(shù)據(jù)線，可以作為master提供幀同步和時(shí)鐘，也可以作為slave接收外部提供的幀同步和時(shí)鐘。

　　這里使用verilog硬件描述語言設(shè)計(jì)iis控制器。為了實(shí)現(xiàn)雙工通信就要分別設(shè)計(jì)接收器和發(fā)送器，它們擁有各自獨(dú)立的緩沖區(qū)，共享avalon接口，如圖2所示。

　　顯然，要設(shè)計(jì)iis控制器，首先得解決采樣、存儲(chǔ)問題。因此，按照iis時(shí)序標(biāo)準(zhǔn)，設(shè)計(jì)前