同步時鐘系統(tǒng)是同步設(shè)備中實現(xiàn)同步通信的核心，因此，要實現(xiàn)數(shù)字同步網(wǎng)的設(shè)備同步就要求同步時鐘系統(tǒng)一方面要能提供精確的定時同步，另一方面還要能方便實現(xiàn)網(wǎng)絡(luò)管理中心對同步時鐘的管理。本文詳細介紹了利用嵌入式微控制器ｍｓｐ４３０單片機和數(shù)字鎖相環(huán)（ｄｐｌｌ）來實現(xiàn)嵌入式同步時鐘系統(tǒng)的方案和設(shè)計實例。

　　系統(tǒng)總體結(jié)構(gòu)

　　同步設(shè)備的同步時鐘系統(tǒng)要求能達到３級時鐘標準，可使用從ｓｄｈ網(wǎng)絡(luò)上提取的時鐘或外部時鐘源來作為同步的基準時鐘信號，同時也可以通過時鐘模塊自振來產(chǎn)生時鐘信號。產(chǎn)生的這些同步時鐘信號為同步設(shè)備進行ｓｄｈ傳輸和為設(shè)備各單板提供同步時鐘源，同時同步時鐘系統(tǒng)還要能夠通過以太網(wǎng)口和網(wǎng)管通信，從而實現(xiàn)對同步時鐘系統(tǒng)的網(wǎng)絡(luò)管理。為了使時鐘系統(tǒng)能穩(wěn)定可靠地工作，通常還要求有兩塊時鐘板同時在線，一塊處于正常工作狀態(tài)，另一塊則處于熱備份工作狀態(tài)。隨時可以　進行時鐘的無縫切換。

　　在功能上，本系統(tǒng)可以分為ｉ／ｏ接口模塊、時鐘定時模塊和控制通信模塊三部分。系統(tǒng)結(jié)構(gòu)如圖１所示。

　　圖１　嵌入式同步時鐘系統(tǒng)結(jié)構(gòu)圖

　�。椋锝涌谀K

　　本模塊由時標選擇和分頻控制驅(qū)動兩部分組成。時標選擇部分主要完成對外部輸入時鐘信號的緩沖、解碼，通過單片機選擇其中的一路輸入產(chǎn)生ｄｐｌｌ的參考時標。該系統(tǒng)可支持２路ｓｄｈ上傳輸?shù)模保梗矗矗埃耄瑁盘栞斎牒停猜罚纾罚埃硺藴实模玻埃矗福耄瑁颍玻埃矗福耄猓穑蟮男盘枺ㄖС郑罚担骱停保玻埃鲀煞N阻抗比配方式）。

　　分頻控制驅(qū)動部分對ｄｐｌｌ給出的信號進行分頻，形成１９．４４ｍｈｚ和６．４８ｍｈｚ信號，根據(jù)主／備用信號控制輸出。最后由驅(qū)動電路形成８路１９．４４ｍｈｚ和１０路６．４８ｍｈｚ的輸出信號送交同步設(shè)備各單板。

　　時鐘定時模塊

　�。洌穑欤焱瓿蓵r鐘定時模塊的核心功能。ｄｐｌｌ利用外來的時標信號，使其處于跟蹤方式工作；同時也可利用單片機將控制信號送到其內(nèi)部，使其運行在保持或自由振蕩方式。ｄｐｌｌ在工作的同時又給出自身的工作狀態(tài)，如跟蹤、保持、自由振蕩、失鎖、失效、丟失外標信號等情況報告，通過將這些信息送交單片機再上報給網(wǎng)管系統(tǒng)來實現(xiàn)對時鐘系統(tǒng)的監(jiān)控。

　　控制通信模塊

　　此模塊包括單片機和以太網(wǎng)接口模塊兩部分，主要完成主備時鐘板間的通信、監(jiān)控并上報時鐘工作狀態(tài)、接收并執(zhí)行網(wǎng)管下發(fā)的指令。通過以太網(wǎng)接口和網(wǎng)管通信，將網(wǎng)管下發(fā)的指令處理后分發(fā)給各時鐘模塊，同時再把從時鐘模塊收集來的信息上報給網(wǎng)管。

　　系統(tǒng)的設(shè)計實現(xiàn)

　　ｉ／ｏ接口模塊

　　首先，外部輸入時鐘信號經(jīng)過輸入緩沖／解碼器進行緩沖和解碼后變成標準ｔｔｌ／ｃｍｏｓ電平再送交ｃｐｌｄ處理。當ｃｐｌｄ收到時鐘輸入信號時通過單片機送來的選擇信號使能一路時標輸入信號，并通過分頻處理輸出到ｄｐｌｌ。最后，ｄｐｌｌ產(chǎn)生的同步時鐘信號通過輸出驅(qū)動器生成多路需要的輸出信號送到同步設(shè)備各單板。其設(shè)計原理圖如圖２所示。

　　圖２�。椋锝涌谀K設(shè)計原理圖

　　輸入解碼器通過專用的商用芯片來實現(xiàn)對符合ｉｔｕ－ｔ�。纾罚埃辰涌诘模玻恚猓穑髸r鐘信號源進行解碼和對符合ｉｔｕ－ｔ　ｇ．７０３接口的２ｍｈｚ時鐘源信號和１９．４４ｍｈｚ時鐘源信號

　　進行緩沖，給下一級輸出標準ｔｔｌ／ｃｍｏｓ兼容的信號。輸出驅(qū)動器也采用專用的商用時鐘驅(qū)動芯片將同步時鐘產(chǎn)生的ｇ．８１３標準的時鐘信號輸出給同步設(shè)備的各單板使用。

　　對于兩路２．０４８ｍ和兩路１９．４４ｍ信號的輸入，在ｃｐｌｄ內(nèi)部構(gòu)建三個二選一的多路選擇器來選擇其中一路信號使能輸入。這三個多路選擇器的選擇使能信號存儲在一個寄存器中，通過向其中寫入不同的值來使能選擇相應(yīng)的一路輸入信號。再構(gòu)建分頻電路對選出的信號進行分頻，從而產(chǎn)生時標信號輸出到ｄｐｌｌ的時標信號輸入端。

　　時鐘定時模塊

　　考慮到設(shè)計的精度與復雜性，此模塊利用現(xiàn)有的時鐘定時單元來構(gòu)建ｄｐｌｌ，使設(shè)計的周期大大縮短，穩(wěn)定性得到保證。該模塊采用ｊｗｆ０２時鐘模塊，它是一獨立元件，使用方便。它能自適應(yīng)８ｋ、２０４８ｋ／１５４４ｋ、１０ｍ、１９．４４ｍｈｚ四種參考時標輸入；同時可支持以１ｋｈｚ的步長從１ｋｈｚ到２０ｍｈｚ的用戶編程輸入?yún)⒖紩r標；用戶可以選擇８ｋ／２０４８ｋｈｚ或３８．８８ｍｈｚ／１９．４４ｍｈｚ輸出。ｊｗｆ０２時鐘模塊串口和單片機的串口相連，接收傳送來的時鐘調(diào)節(jié)指令；時鐘輸入腳接由ｉ／ｏ接口模塊選擇的時標信號；時鐘輸出端口將產(chǎn)生的同步時鐘傳送