可以用core gcncrator具來(lái)建立一個(gè)新的工程, 用于在ise集成開(kāi)發(fā)工具中無(wú)法利com generator 工具的所有功能,如memory editor等．因此需要單獨(dú)運(yùn)行 core generator 工具，幾乎所有的模塊沒(méi)計(jì)基本上都可以用其來(lái)完成，操作步驟如下．

　�。╨）選擇【開(kāi)始】－【程序】－【xilim ise 10.1】－＝ 【accessories】－【core generator】命令，出現(xiàn)圖1所示界面．

　　（2）打開(kāi)－個(gè)已存在的設(shè)計(jì)工程，或單擊【creatc a new project】按鈕建立一個(gè)新工程，出現(xiàn)如下3個(gè)選項(xiàng)卡來(lái)設(shè)置相應(yīng)的參數(shù)．

　　【pan】選項(xiàng)卡如圖2所示，用來(lái)建立個(gè)新工程的目標(biāo)器件，器件封裝形式和器件速度等級(jí)。

　　圖1 運(yùn)行core generator生成工具

　　圖2 【part】選項(xiàng)卡

【generation】選項(xiàng)卡如圖3所示。

　　圖3 【generator】選項(xiàng)卡

　　flow（設(shè)計(jì)流程）選項(xiàng)組中的選項(xiàng)如下。

　　■design entry：可選擇vhdl、verilog或schematic（原理圖）作為設(shè)計(jì)的藍(lán)本。

　　■custom output products：對(duì)于每一個(gè)core generator所產(chǎn)生的模塊有選擇地輸出。flow settings（流程設(shè)置）選項(xiàng)組中的選項(xiàng)如下。

　　■vendor：不同的綜合工具具有不同編譯和解釋風(fēng)格，如總線的書(shū)寫(xiě)格式等。為了使core generator輸出文件和網(wǎng)表（edif）滿足這些要求，可以通過(guò)該選項(xiàng)卡設(shè)置。默認(rèn)值為“other”，相應(yīng)的網(wǎng)表總線格式（netlist bus format）為“b＜n：m＞”。在ise10．x工具中可選擇cadence、ise、epd、mentor graphics（hdl）、synopsys及synplicity。

　　■netlist bus format：網(wǎng)表中的總線風(fēng)格，只有當(dāng)vendor選項(xiàng)為“other”時(shí)，該選項(xiàng)才有效。

　　preferred implementation files（首選執(zhí)行文件）選項(xiàng)組中的選項(xiàng)如下。

　　■edif netlist：用來(lái)指定core generator產(chǎn)生edif的實(shí)現(xiàn)網(wǎng)表。

　　■ngc file：默認(rèn)值，用來(lái)指定core generator產(chǎn)生ngc格式的實(shí)現(xiàn)網(wǎng)表。ngc文件是一個(gè)二進(jìn)制的xilinx網(wǎng)表文件。

　　simulation files（用于仿真的輸出文件）選項(xiàng)組中的選項(xiàng)如下。

　　■behavioral：core generator工具產(chǎn)生的行為級(jí)hdl仿真文件，這些文件包括用于例化的wrapper文件。

　　■structural：core generator工具產(chǎn)生結(jié)構(gòu)化的用于仿真的網(wǎng)表文件，該文件不用進(jìn)行“綜合”（synthesis）處理。

　　■none：core generator工具不產(chǎn)生任何用于仿真的文件。

　　other output product選項(xiàng)組中的選項(xiàng)如下。

　　■asy symbol file：用來(lái)指定core generator產(chǎn)生asccii格式的asy符號(hào)文件，該符號(hào)文件可用做ise工具原理圖編輯器及第三方工具中取代這個(gè)core。

　　■xsf：默認(rèn)值，用來(lái)指定core generator產(chǎn)生xsf符號(hào)文件，該文件為mentor工具提供core符號(hào)信息文件。

　　（ady，anced）選項(xiàng)卡如圖4所示。

　　elaboration options（更詳細(xì)的參數(shù)選擇）選項(xiàng)組中的選項(xiàng)如下。

　　■create netlist wrapper with lo pads：該選項(xiàng)用來(lái)為core generator和網(wǎng)表文件插入或添加一個(gè)iob（輸入／輸出接口）并提供一個(gè)附加的輸出文件。假如原網(wǎng)表文件名為“corename．edn”，那么這個(gè)附加的文件就自動(dòng)地命名為“corename＿padded.edn”。設(shè)計(jì)者利用該文件可以通過(guò)布局布線流程處理后得到精確的利用率和時(shí)序結(jié)果信息，而不用再考慮頂層設(shè)計(jì)的接口。core generator工具將根據(jù)信號(hào)接口的結(jié)構(gòu)來(lái)自動(dòng)調(diào)整插入的iob，比如輸出信號(hào)將插入obuf；時(shí)鐘輸入信號(hào)將插入bufg：輸入信號(hào)將插入ibuf；雙向信號(hào)將插入iobuf。

　　■remove placement attributes：選擇該復(fù)選框，意味著core generator在輸出網(wǎng)表文件之前，將去掉所有的由參數(shù)化來(lái)定義的rloc和hu set位置及布局約束。但該設(shè)置不會(huì)影響和處理core內(nèi)部本身所包含的位置等約束，產(chǎn)生的模塊作有選擇的輸出。

　　圖4 【iadvanced】選項(xiàng)卡

　　■create ndf synthesis optimization interface for ngc cores：該選項(xiàng)用來(lái)為第三方的綜合工具為ngc文件優(yōu)化資源和時(shí)序提供輔助信息。

　　■formal verification：產(chǎn)生verilog格式的一個(gè)