ISE 10.1提供其他Tcl命令
發(fā)布時(shí)間:2008/9/16 0:00:00 訪問次數(shù):1075
除了上一節(jié)中介紹的tcl的腳本管理功能之外,通過ise 10.x工具的tcl shell還可以執(zhí)行幾乎所有的綜合、布局布線、仿真,以及參數(shù)和設(shè)計(jì)環(huán)境設(shè)置等操作。以下介紹一些主要命令。
1.工程管理類(project)
該類命令的第1個(gè)關(guān)鍵字為“project”°
。1)project new <proect_name>:創(chuàng)建一個(gè)新的工程。
。2)project archive<archive name>:歸檔整理工程設(shè)置工程項(xiàng)目。
。3)project clean:清除工程中所創(chuàng)建的設(shè)計(jì)文件和中間結(jié)果。
。4)project close:關(guān)閉該工程。
。5)project get <property_name>:獲得工程中的某些信息,例如project get package表示了解工程所使用器件的封裝形式。
。6)project open<project_/filename>:打開一個(gè)工程文件。
。7)project save_as <project_filename>:保護(hù)工程文件。
。8)project set <property_name><property_value>:用來設(shè)置設(shè)計(jì)的參數(shù)和屬性值。
2.參數(shù)設(shè)置類
所有的參數(shù)名稱需要用引號(hào)來定義,需要通過set命令來調(diào)用。例如,project set“powarreducation”true。這些參數(shù)如下。
。1)“optimization goal”{speed|area}:優(yōu)化目標(biāo),可選擇速度或面積優(yōu)化策略。
。2)“perform timing-driven packing and placement”{true|false}:時(shí)序驅(qū)動(dòng)的布局設(shè)置。
(3)“map effort level“{ standard medium|high}:映射的努力設(shè)置。
(4)“use smartguide”{true|false}為對(duì)當(dāng)前的設(shè)計(jì)工程激活或關(guān)閉smartguide優(yōu)化策略。
(5)“pack i/o registers/latches into iobs”{“for inputs and outputs”|“for inputs only”|
“for outputs only”|“off”}:是否將寄存器放入iob中。
(6)“power reduction”{true|false}:是否選擇功耗優(yōu)化。
。7)“place&route effort level(overall)”{ standt涮|medium|high}布局布線努力程度設(shè)置。
。8)“generate post-place&route static timing report'’{true|false}:是否生成布局布線后的時(shí)序報(bào)告。
。9)“generate post-place & route simulation model”{true false}是否生成布局布線后的仿真模型。
。10)“combinatorial logic optimization”(true|false}:是否需要組合邏輯優(yōu)化策略。
(11)“global optimization”{true|false}:全局優(yōu)化控制。
(12)“retiming”{true false}時(shí)序再優(yōu)化策略選擇。
(13)“register duplication”{true/ false}:是否選擇寄存器復(fù)制。
3.執(zhí)行和實(shí)現(xiàn)命令(process)
這些命令的第一個(gè)關(guān)鍵字為process。
process run<process_goal>[-instance<instance_name>][-force rerun|rerun all]:例如process run“implement design”將完成從綜合到時(shí)序分析。
4.時(shí)序分析類命令(timing_analysls)
該命令的第一個(gè)關(guān)鍵字為timing_analysis。
。1) timing_analysis disable_constraints<analysis_name> <timing_constraint_specs>:禁止使用約束。
(2)timing_analysis run<analysis_name>:運(yùn)行時(shí)序分析程序。
。3) timing_analysis set constraint<analysis_name><constraint type)(constraint_details>:約束設(shè)置。
(4)timing_analysis_show_settings<analysis_name>:觀察時(shí)序分析的參數(shù)設(shè)置。
5.文件管理(xfile)
用于刪除及添加等操作。
。1)xfile add<file name>[-copy][-lib_vhdl<library_name>]: 添加hdl源文件。
。2)xfile get<file name>{name|timestamp lib_vhdl):獲取文件的信息。
(3 )xfile remove<file_name):從工程中移去一個(gè)源文件。
歡迎轉(zhuǎn)載,信息來自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
1.工程管理類(project)
該類命令的第1個(gè)關(guān)鍵字為“project”°
。1)project new <proect_name>:創(chuàng)建一個(gè)新的工程。
。2)project archive<archive name>:歸檔整理工程設(shè)置工程項(xiàng)目。
。3)project clean:清除工程中所創(chuàng)建的設(shè)計(jì)文件和中間結(jié)果。
。4)project close:關(guān)閉該工程。
。5)project get <property_name>:獲得工程中的某些信息,例如project get package表示了解工程所使用器件的封裝形式。
。6)project open<project_/filename>:打開一個(gè)工程文件。
。7)project save_as <project_filename>:保護(hù)工程文件。
。8)project set <property_name><property_value>:用來設(shè)置設(shè)計(jì)的參數(shù)和屬性值。
2.參數(shù)設(shè)置類
所有的參數(shù)名稱需要用引號(hào)來定義,需要通過set命令來調(diào)用。例如,project set“powarreducation”true。這些參數(shù)如下。
。1)“optimization goal”{speed|area}:優(yōu)化目標(biāo),可選擇速度或面積優(yōu)化策略。
。2)“perform timing-driven packing and placement”{true|false}:時(shí)序驅(qū)動(dòng)的布局設(shè)置。
(3)“map effort level“{ standard medium|high}:映射的努力設(shè)置。
(4)“use smartguide”{true|false}為對(duì)當(dāng)前的設(shè)計(jì)工程激活或關(guān)閉smartguide優(yōu)化策略。
(5)“pack i/o registers/latches into iobs”{“for inputs and outputs”|“for inputs only”|
“for outputs only”|“off”}:是否將寄存器放入iob中。
(6)“power reduction”{true|false}:是否選擇功耗優(yōu)化。
。7)“place&route effort level(overall)”{ standt涮|medium|high}布局布線努力程度設(shè)置。
。8)“generate post-place&route static timing report'’{true|false}:是否生成布局布線后的時(shí)序報(bào)告。
。9)“generate post-place & route simulation model”{true false}是否生成布局布線后的仿真模型。
。10)“combinatorial logic optimization”(true|false}:是否需要組合邏輯優(yōu)化策略。
(11)“global optimization”{true|false}:全局優(yōu)化控制。
(12)“retiming”{true false}時(shí)序再優(yōu)化策略選擇。
(13)“register duplication”{true/ false}:是否選擇寄存器復(fù)制。
3.執(zhí)行和實(shí)現(xiàn)命令(process)
這些命令的第一個(gè)關(guān)鍵字為process。
process run<process_goal>[-instance<instance_name>][-force rerun|rerun all]:例如process run“implement design”將完成從綜合到時(shí)序分析。
4.時(shí)序分析類命令(timing_analysls)
該命令的第一個(gè)關(guān)鍵字為timing_analysis。
。1) timing_analysis disable_constraints<analysis_name> <timing_constraint_specs>:禁止使用約束。
(2)timing_analysis run<analysis_name>:運(yùn)行時(shí)序分析程序。
。3) timing_analysis set constraint<analysis_name><constraint type)(constraint_details>:約束設(shè)置。
(4)timing_analysis_show_settings<analysis_name>:觀察時(shí)序分析的參數(shù)設(shè)置。
5.文件管理(xfile)
用于刪除及添加等操作。
。1)xfile add<file name>[-copy][-lib_vhdl<library_name>]: 添加hdl源文件。
。2)xfile get<file name>{name|timestamp lib_vhdl):獲取文件的信息。
(3 )xfile remove<file_name):從工程中移去一個(gè)源文件。
歡迎轉(zhuǎn)載,信息來自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
除了上一節(jié)中介紹的tcl的腳本管理功能之外,通過ise 10.x工具的tcl shell還可以執(zhí)行幾乎所有的綜合、布局布線、仿真,以及參數(shù)和設(shè)計(jì)環(huán)境設(shè)置等操作。以下介紹一些主要命令。
1.工程管理類(project)
該類命令的第1個(gè)關(guān)鍵字為“project”°
。1)project new <proect_name>:創(chuàng)建一個(gè)新的工程。
。2)project archive<archive name>:歸檔整理工程設(shè)置工程項(xiàng)目。
。3)project clean:清除工程中所創(chuàng)建的設(shè)計(jì)文件和中間結(jié)果。
。4)project close:關(guān)閉該工程。
。5)project get <property_name>:獲得工程中的某些信息,例如project get package表示了解工程所使用器件的封裝形式。
(6)project open<project_/filename>:打開一個(gè)工程文件。
。7)project save_as <project_filename>:保護(hù)工程文件。
(8)project set <property_name><property_value>:用來設(shè)置設(shè)計(jì)的參數(shù)和屬性值。
2.參數(shù)設(shè)置類
所有的參數(shù)名稱需要用引號(hào)來定義,需要通過set命令來調(diào)用。例如,project set“powarreducation”true。這些參數(shù)如下。
。1)“optimization goal”{speed|area}:優(yōu)化目標(biāo),可選擇速度或面積優(yōu)化策略。
。2)“perform timing-driven packing and placement”{true|false}:時(shí)序驅(qū)動(dòng)的布局設(shè)置。
。3)“map effort level“{ standard medium|high}:映射的努力設(shè)置。
。4)“use smartguide”{true|false}為對(duì)當(dāng)前的設(shè)計(jì)工程激活或關(guān)閉smartguide優(yōu)化策略。
。5)“pack i/o registers/latches into iobs”{“for inputs and outputs”|“for inputs only”|
“for outputs only”|“off”}:是否將寄存器放入iob中。
。6)“power reduction”{true|false}:是否選擇功耗優(yōu)化。
。7)“place&route effort level(overall)”{ standt涮|medium|high}布局布線努力程度設(shè)置。
。8)“generate post-place&route static timing report'’{true|false}:是否生成布局布線后的時(shí)序報(bào)告。
(9)“generate post-place & route simulation model”{true false}是否生成布局布線后的仿真模型。
。10)“combinatorial logic optimization”(true|false}:是否需要組合邏輯優(yōu)化策略。
。11)“global optimization”{true|false}:全局優(yōu)化控制。
。12)“retiming”{true false}時(shí)序再優(yōu)化策略選擇。
(13)“register duplication”{true/ false}:是否選擇寄存器復(fù)制。
3.執(zhí)行和實(shí)現(xiàn)命令(process)
這些命令的第一個(gè)關(guān)鍵字為process。
process run<process_goal>[-instance<instance_name>][-force rerun|rerun all]:例如process run“implement design”將完成從綜合到時(shí)序分析。
4.時(shí)序分析類命令(timing_analysls)
該命令的第一個(gè)關(guān)鍵字為timing_analysis。
。1) timing_analysis disable_constraints<analysis_name> <timing_constraint_specs>:禁止使用約束。
。2)timing_analysis run<analysis_name>:運(yùn)行時(shí)序分析程序。
。3) timing_analysis set constraint<analysis_name><constraint type)(constraint_details>:約束設(shè)置。
(4)timing_analysis_show_settings<analysis_name>:觀察時(shí)序分析的參數(shù)設(shè)置。
5.文件管理(xfile)
用于刪除及添加等操作。
。1)xfile add<file name>[-copy][-lib_vhdl<library_name>]: 添加hdl源文件。
。2)xfile get<file name>{name|timestamp lib_vhdl):獲取文件的信息。
。3 )xfile remove<file_name):從工程中移去一個(gè)源文件。
歡迎轉(zhuǎn)載,信息來自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
1.工程管理類(project)
該類命令的第1個(gè)關(guān)鍵字為“project”°
。1)project new <proect_name>:創(chuàng)建一個(gè)新的工程。
。2)project archive<archive name>:歸檔整理工程設(shè)置工程項(xiàng)目。
。3)project clean:清除工程中所創(chuàng)建的設(shè)計(jì)文件和中間結(jié)果。
。4)project close:關(guān)閉該工程。
。5)project get <property_name>:獲得工程中的某些信息,例如project get package表示了解工程所使用器件的封裝形式。
(6)project open<project_/filename>:打開一個(gè)工程文件。
。7)project save_as <project_filename>:保護(hù)工程文件。
(8)project set <property_name><property_value>:用來設(shè)置設(shè)計(jì)的參數(shù)和屬性值。
2.參數(shù)設(shè)置類
所有的參數(shù)名稱需要用引號(hào)來定義,需要通過set命令來調(diào)用。例如,project set“powarreducation”true。這些參數(shù)如下。
。1)“optimization goal”{speed|area}:優(yōu)化目標(biāo),可選擇速度或面積優(yōu)化策略。
。2)“perform timing-driven packing and placement”{true|false}:時(shí)序驅(qū)動(dòng)的布局設(shè)置。
。3)“map effort level“{ standard medium|high}:映射的努力設(shè)置。
。4)“use smartguide”{true|false}為對(duì)當(dāng)前的設(shè)計(jì)工程激活或關(guān)閉smartguide優(yōu)化策略。
。5)“pack i/o registers/latches into iobs”{“for inputs and outputs”|“for inputs only”|
“for outputs only”|“off”}:是否將寄存器放入iob中。
。6)“power reduction”{true|false}:是否選擇功耗優(yōu)化。
。7)“place&route effort level(overall)”{ standt涮|medium|high}布局布線努力程度設(shè)置。
。8)“generate post-place&route static timing report'’{true|false}:是否生成布局布線后的時(shí)序報(bào)告。
(9)“generate post-place & route simulation model”{true false}是否生成布局布線后的仿真模型。
。10)“combinatorial logic optimization”(true|false}:是否需要組合邏輯優(yōu)化策略。
。11)“global optimization”{true|false}:全局優(yōu)化控制。
。12)“retiming”{true false}時(shí)序再優(yōu)化策略選擇。
(13)“register duplication”{true/ false}:是否選擇寄存器復(fù)制。
3.執(zhí)行和實(shí)現(xiàn)命令(process)
這些命令的第一個(gè)關(guān)鍵字為process。
process run<process_goal>[-instance<instance_name>][-force rerun|rerun all]:例如process run“implement design”將完成從綜合到時(shí)序分析。
4.時(shí)序分析類命令(timing_analysls)
該命令的第一個(gè)關(guān)鍵字為timing_analysis。
。1) timing_analysis disable_constraints<analysis_name> <timing_constraint_specs>:禁止使用約束。
。2)timing_analysis run<analysis_name>:運(yùn)行時(shí)序分析程序。
。3) timing_analysis set constraint<analysis_name><constraint type)(constraint_details>:約束設(shè)置。
(4)timing_analysis_show_settings<analysis_name>:觀察時(shí)序分析的參數(shù)設(shè)置。
5.文件管理(xfile)
用于刪除及添加等操作。
。1)xfile add<file name>[-copy][-lib_vhdl<library_name>]: 添加hdl源文件。
。2)xfile get<file name>{name|timestamp lib_vhdl):獲取文件的信息。
。3 )xfile remove<file_name):從工程中移去一個(gè)源文件。
歡迎轉(zhuǎn)載,信息來自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- FPGA中增加SPI和BPI配置模式
- 基于FPGA內(nèi)部的FIFO設(shè)計(jì)
- 可編程邏輯器件PLA乘積項(xiàng)陣列
- SmartXplorer技術(shù)
- FPGA器件配置電平和接口標(biāo)準(zhǔn)
- XMD軟件的調(diào)試設(shè)計(jì)
- 特定約束FROM TO
- 什么是C語(yǔ)言中的寬字符與多字節(jié)字符
- 周期約束分析
- 新款高性能硬件仿真器——Wind River
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- MOSFET 電感單片降壓開關(guān)模式變換器優(yōu)勢(shì)
- SiC MOSFET 和 IG
- 新型 電隔離無(wú)芯線性霍爾效應(yīng)電
- 業(yè)界超小絕對(duì)位置編碼器技術(shù)參數(shù)設(shè)計(jì)
- 高帶寬、更高分辨率磁角度傳感技術(shù)應(yīng)用探究
- MagAlpha 角度位置傳感
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究