在xilinx的fpga中，4輸入的查找表可以配置成一個16位的移位寄存器來使用。這對于一些移位寄存器應(yīng)用很多的場合，可有效地提高資源的利用率，節(jié)省邏輯資源。本節(jié)將會以4輸入的查找表為例，詳細(xì)介紹srlc16的應(yīng)用。對于更多輸入的查找表，如virtex－5的6輸入查找表可以實(shí)現(xiàn)srlc32，原理同srlc16一樣。srlc16是xilinx在fpga獨(dú)有的一種資源。

　　4輸入查找表實(shí)現(xiàn)的srlc16的基本結(jié)構(gòu)如圖1所示。移位寄存器的輸入可以是shiftin或是di，4位地址可以選擇內(nèi)部的16位中的任意位輸出到d，mc15可以用來進(jìn)位級聯(lián)到下一級輸入。對于其他srlc16的變形模塊的端口和應(yīng)用，請參考ise工具中的相應(yīng)器件的庫指南。

　　圖1 srlc16的基本結(jié)構(gòu)

　　srlc16的可以用做一個16∶1的數(shù)據(jù)選擇器，數(shù)據(jù)選擇器的輸入是固定數(shù)。不用di，lut初始化成一個固定的值。srlc16也可以用做一個可選輸出的移位寄存器，數(shù)據(jù)從dl輸入。輸出的抽頭由a［3∶0］動態(tài)決定，如圖2所示。

　　圖2 srlc16做可變抽頭的移位寄存器

　　srlc16也可以直接作為一個小的模塊來調(diào)用，verilog的調(diào)用模板如下：

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）