浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術(shù)資料 » EDA/PLD

并行邏輯與串行邏輯

發(fā)布時間:2008/9/16 0:00:00 訪問次數(shù):452

  邏輯設(shè)計中經(jīng)常會遇到并行和串行邏輯的概念,并行邏輯通常需要大量的邏輯塊輸入,如圖1所示。采用并行邏輯后,可以減少邏輯的級數(shù),從而改善設(shè)計的性能,提高器件工作速度。并行邏輯的速度提高是以器件的資源利用率下降為代價的。

  圖1 并行邏輯結(jié)構(gòu)

  串行邏輯需要多級組合邏輯,如圖2所示。顯然串行邏輯執(zhí)行速度要比并行邏輯慢,因為它使用了較多的邏輯級數(shù),但好處是器件內(nèi)部的資源利用率高。

  圖2 串行邏輯結(jié)構(gòu)

  并行邏輯和串行邏輯的典型hdl結(jié)構(gòu)為“case”和“if……else”語句。如果需要提高器件的速度,在設(shè)計中就不要采用“i……else”語句。在綜合工具中,對于這兩種邏輯結(jié)構(gòu)的優(yōu)化處理可以通過選擇基于“面積”或“速度”原則的參數(shù)設(shè)置來實現(xiàn)。

  歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)



  邏輯設(shè)計中經(jīng)常會遇到并行和串行邏輯的概念,并行邏輯通常需要大量的邏輯塊輸入,如圖1所示。采用并行邏輯后,可以減少邏輯的級數(shù),從而改善設(shè)計的性能,提高器件工作速度。并行邏輯的速度提高是以器件的資源利用率下降為代價的。

  圖1 并行邏輯結(jié)構(gòu)

  串行邏輯需要多級組合邏輯,如圖2所示。顯然串行邏輯執(zhí)行速度要比并行邏輯慢,因為它使用了較多的邏輯級數(shù),但好處是器件內(nèi)部的資源利用率高。

  圖2 串行邏輯結(jié)構(gòu)

  并行邏輯和串行邏輯的典型hdl結(jié)構(gòu)為“case”和“if……else”語句。如果需要提高器件的速度,在設(shè)計中就不要采用“i……else”語句。在綜合工具中,對于這兩種邏輯結(jié)構(gòu)的優(yōu)化處理可以通過選擇基于“面積”或“速度”原則的參數(shù)設(shè)置來實現(xiàn)。

  歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)



相關(guān)IC型號

熱門點擊

 

推薦技術(shù)資料

聲道前級設(shè)計特點
    與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細(xì)]
版權(quán)所有:51dzw.COM
深圳服務(wù)熱線:13692101218  13751165337
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
付款方式


 復(fù)制成功!