并行邏輯與串行邏輯
發(fā)布時間:2008/9/16 0:00:00 訪問次數(shù):452
邏輯設(shè)計中經(jīng)常會遇到并行和串行邏輯的概念,并行邏輯通常需要大量的邏輯塊輸入,如圖1所示。采用并行邏輯后,可以減少邏輯的級數(shù),從而改善設(shè)計的性能,提高器件工作速度。并行邏輯的速度提高是以器件的資源利用率下降為代價的。
圖1 并行邏輯結(jié)構(gòu)
串行邏輯需要多級組合邏輯,如圖2所示。顯然串行邏輯執(zhí)行速度要比并行邏輯慢,因為它使用了較多的邏輯級數(shù),但好處是器件內(nèi)部的資源利用率高。
圖2 串行邏輯結(jié)構(gòu)
并行邏輯和串行邏輯的典型hdl結(jié)構(gòu)為“case”和“if……else”語句。如果需要提高器件的速度,在設(shè)計中就不要采用“i……else”語句。在綜合工具中,對于這兩種邏輯結(jié)構(gòu)的優(yōu)化處理可以通過選擇基于“面積”或“速度”原則的參數(shù)設(shè)置來實現(xiàn)。
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
邏輯設(shè)計中經(jīng)常會遇到并行和串行邏輯的概念,并行邏輯通常需要大量的邏輯塊輸入,如圖1所示。采用并行邏輯后,可以減少邏輯的級數(shù),從而改善設(shè)計的性能,提高器件工作速度。并行邏輯的速度提高是以器件的資源利用率下降為代價的。
圖1 并行邏輯結(jié)構(gòu)
串行邏輯需要多級組合邏輯,如圖2所示。顯然串行邏輯執(zhí)行速度要比并行邏輯慢,因為它使用了較多的邏輯級數(shù),但好處是器件內(nèi)部的資源利用率高。
圖2 串行邏輯結(jié)構(gòu)
并行邏輯和串行邏輯的典型hdl結(jié)構(gòu)為“case”和“if……else”語句。如果需要提高器件的速度,在設(shè)計中就不要采用“i……else”語句。在綜合工具中,對于這兩種邏輯結(jié)構(gòu)的優(yōu)化處理可以通過選擇基于“面積”或“速度”原則的參數(shù)設(shè)置來實現(xiàn)。
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
熱門點擊
- FPGA中增加SPI和BPI配置模式
- 基于FPGA內(nèi)部的FIFO設(shè)計
- 可編程邏輯器件PLA乘積項陣列
- SmartXplorer技術(shù)
- FPGA器件配置電平和接口標(biāo)準(zhǔn)
- XMD軟件的調(diào)試設(shè)計
- 特定約束FROM TO
- 什么是C語言中的寬字符與多字節(jié)字符
- 周期約束分析
- 新款高性能硬件仿真器——Wind River
推薦技術(shù)資料
- 聲道前級設(shè)計特點
- 與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細(xì)]
- 100A全集成電源模塊R
- Teseo-VIC6A GNSS車用精準(zhǔn)定位
- 高效先進封裝工藝
- 模數(shù)轉(zhuǎn)換器 (Analog-to-Digit
- 集成模數(shù)轉(zhuǎn)換器(ADC)
- 128 通道20 位電流數(shù)字轉(zhuǎn)換器̴
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究