設(shè)計(jì)高速電路的開(kāi)發(fā)人員對(duì)差分線并不陌生，在本章中提到的高速數(shù)據(jù)通信接口應(yīng)用的信號(hào)線是由差分對(duì)組成的，前面幾節(jié)是從邏輯的角度來(lái)說(shuō)明高速數(shù)據(jù)通信接口應(yīng)用。為了讓讀者更加熟悉高速通信并行接口的差分對(duì)信號(hào)設(shè)計(jì)技術(shù)，本節(jié)從信號(hào)的物理特性角度及其pcb設(shè)計(jì)來(lái)說(shuō)明高速通信并行接口的差分對(duì)信號(hào)lvds(low voltage differential signaling)的原理及應(yīng)用。

　　(1)信號(hào)傳輸?shù)姆N類

　　通常認(rèn)為，信號(hào)傳輸有3種模式，即單端模式、共模模式和差分模式。單端模式通過(guò)一根連接驅(qū)動(dòng)器和接收器的“線”由驅(qū)動(dòng)器傳輸?shù)浇邮掌�，然后通過(guò)“地平面”返回；共模模式由單端或多對(duì)差分線組成，信號(hào)通過(guò)返回路徑或差分線傳輸，它通常是耦合到近端或遠(yuǎn)端信號(hào)源噪聲的起因。因此它能干擾我們的電路，是emi重要來(lái)源；差分模式由連接驅(qū)動(dòng)器和接收器的一對(duì)極性相反的“線”組成，這對(duì)線稱為“差分對(duì)”，即lvds。差分對(duì)的傳輸利用兩個(gè)輸出驅(qū)動(dòng)來(lái)驅(qū)動(dòng)兩條傳輸線，一條攜帶信號(hào)：另一條攜帶它的互補(bǔ)信號(hào)。所需的信號(hào)就是兩條傳輸線上的電壓差，它攜帶要傳輸?shù)男盘?hào)信息。

　　(2)lvds的優(yōu)缺點(diǎn)

　　lvds的優(yōu)點(diǎn)一是抗干擾能力強(qiáng)，由于是差分對(duì)，所以這對(duì)“線”會(huì)耦合得很好。當(dāng)外界有干擾、串?dāng)_或不連續(xù)的返回平面時(shí)，是同時(shí)影響到這差分對(duì)的，所以相當(dāng)于不影響；二是emi影響小，主要原因是差分對(duì)的極性相反，到達(dá)到差分對(duì)的電磁場(chǎng)可以互相抵消；三是開(kāi)關(guān)噪聲影響小，主要原因是每個(gè)信號(hào)都有各自的返回平面，所以信號(hào)通過(guò)接插件或封裝時(shí)不易受到開(kāi)關(guān)噪聲的影響；四是信號(hào)的接收能力強(qiáng)。在高噪聲的情況下，由于信號(hào)是由差分對(duì)的差值決定，信號(hào)的值相當(dāng)于單端信號(hào)的2倍，有放大信號(hào)的作用，所以在低信號(hào)電平的應(yīng)用中接收能力顯得非常優(yōu)秀。lvds一個(gè)最明顯的缺點(diǎn)是多用了一根信號(hào)線，占用了多于兩倍單端“線”的pcb面積；另一個(gè)缺點(diǎn)是設(shè)計(jì)復(fù)雜，需要在設(shè)計(jì)前了解許多設(shè)計(jì)規(guī)則。

　　(3)lvds的常用dc參數(shù)

　　在lvds中采用兩個(gè)輸出引腳來(lái)驅(qū)動(dòng)1位的信號(hào)每個(gè)信號(hào)電壓范圍為1.125v～1.375v，并且各驅(qū)動(dòng)一條傳輸線。其常用的dc參數(shù)如圖1所示。

　　圖1 lvds的dc的參數(shù)

　　(4)lvds的差分阻抗

　　對(duì)于lvds來(lái)說(shuō)，一個(gè)很重要的特性就是lvds的差分阻抗zdiff。特性阻抗zo指的是恒定的瞬態(tài)阻抗，它是組成差分阻抗的基礎(chǔ)。在實(shí)際設(shè)計(jì)中考慮到信號(hào)完整性，通常lvds都會(huì)布成微帶線或帶狀線，我們給出這兩類線的差分阻抗如圖1所示。從圖中可以看出lvds的差分阻抗其實(shí)是可以定制的，并不是固定不變。lvds的差分阻抗是pcb布線和匹配電阻選擇的基礎(chǔ)，在設(shè)計(jì)pcb和做匹配時(shí)一定要注意收發(fā)兩端的一致性。

　　(5)lvds的匹配

　　為了消除信號(hào)的發(fā)射，任何傳輸線都需要匹配電路，lvds也不例外。通常只需在終端橫跨一個(gè)匹配電阻rt即可，其值等于傳輸線的阻抗值，位置越靠近接收端越好。大部分lvds傳輸線設(shè)計(jì)的阻抗為100ω。匹配如圖2所示。

　　圖2 lvds的匹配

　　(6)lvds的應(yīng)用

　　在高速應(yīng)用中，lvds的pcb布線顯得很重要，它直接影響到信號(hào)的完整眭，為了更好地進(jìn)行pcb布線，下面給出－些設(shè)計(jì)規(guī)則如圖3所示。

　　圖3 lvds的特性阻抗

　　差分阻抗中的w/s在0.4和0.8之間有助于抑制emi和阻抗控制。

　　如要籌分線社表層 則布成微帶線：如果在內(nèi)層 則布成帶狀線。

　　各層信號(hào)線之間不成相互垂直。

　　盡量不要用過(guò)孔(via)，如果必須使用的話，請(qǐng)參考信號(hào)完整性文檔指導(dǎo)書。

　　lvds的p和n端盡量等長(zhǎng)，它們之間的skew不要超過(guò)70度相位。

　　常用lvds在fr-4材料下的線寬、線間距，以及所決定的阻抗值參如下表所示，其中zo為lvds的特性阻抗。

　　表 常用的lvds線

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）